找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 3135|回复: 1
打印 上一主题 下一主题

在allegro里能改FPGA管脚网络分配吗?

[复制链接]

17

主题

110

帖子

274

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
274
跳转到指定楼层
1#
发表于 2008-4-6 23:36 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
想问下各位:我的PCB上有FPGA,想要在allegro里根据布线情况能手工改变引脚的网络分配,请问可以吗?; F  n9 q$ U& G( ?; f+ S- |1 a$ Y7 ]
同时又如何能更新网络到ORCAD呢?
) y2 |! i# s6 d4 _: S先谢了!!

评分

参与人数 1贡献 +2 收起 理由
kxx27 + 2 加油!

查看全部评分

分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

2

主题

14

帖子

-1万

积分

未知游客(0)

积分
-11983
2#
发表于 2008-4-7 11:11 | 只看该作者
如果是交换FPGA的管脚的话,首先swap->pin$ h9 k; }5 T; f( {
然后file->export->logic
: p! Q) B. i! t" ~/ m$ U这里导出交换的文件
' [: F9 X  @! j6 @4 m3 F" [然后打开orcad 对工程进行back annotate* L/ D7 ]2 m5 v/ t7 q5 H3 x8 h
就可以啦

评分

参与人数 1贡献 +5 收起 理由
kxx27 + 5 谢谢!

查看全部评分

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-2-23 00:53 , Processed in 0.053513 second(s), 34 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表