EDA365电子工程师网
标题:
做FPGA上板测试时候很难定位问题，大家怎么解决的？
[打印本页]
作者:
text108
时间:
2010-2-22 11:22
标题:
做FPGA上板测试时候很难定位问题，大家怎么解决的？
如果仿真做的不全，在FPGA上板测试的时候问题很难解决，大家是怎么做的呢？是不是先花很多时间搭建仿真环境，做足了仿真才上板测试，还是直接上板测试？一般开发一款FPGA需要几个人，一个人就可以了吗？
作者:
loveineda
时间:
2010-2-24 16:38
都有相应的在线调试工具的,我是用XILINX的,所以有CHIPSCOPE这个工具,可以看见你RTL代码中的几乎所有的线网和寄存器.
- v4 L3 ~# E5 @& Z' W* q
还有,用仔细用Modelsim做功能仿真很重要的,如果仿真做的好,调试的时候,基本上不用怀疑FPGA会不正常,而是去检查其他与FPGA相连的器件或
* `6 [. S; ?: J8 C6 z5 C
PCB的问题.
6 j1 V+ `: y( u9 K- g0 l% d
一般一个50万门以下的设计是一个人是能胜任的,如果用FPGA使用软核跑嵌入式,那么再大的FPGA都不成问题,设计的主要焦点编程写C语言了
作者:
text108
时间:
2010-2-25 11:44
多谢了
作者:
51video
时间:
2010-2-26 09:37
本帖最后由 51video 于 2010-2-26 09:49 编辑
. @2 Z* T! w; g0 p
0 Y% C3 j* X' {/ B, i
建议先仿真，再上板子调，仿真都不过，调试肯定不可能过了。
4 K2 ?8 t4 A2 C! n( d) S" Q
+ M( }4 X5 j# L! D" v0 A
楼上的介绍了XILINX的，我是用ALTERA的，我也来说说ALTERA的，
, S9 L/ s' {9 T6 f3 m" u& u3 G
硬debug这事情比较灵活，方法较多，可以在硬件设计时候多拉几个测试点，然后用逻辑分析仪等进行验证；
$ h+ c0 _9 d* `
或者软debug方面，ALTERA的singnalTap II蛮不错的，如果深入点，可以使用vitrualJTAG这个IP核进行负复杂的验证
" B3 }1 ~% S+ l9 j: F2 n9 O
一般稍复杂的项目，都有好几名工程师共同维护，顶层模块由经验丰富的工程师来设计、划分
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2