EDA365电子工程师网

标题: latium design rules exist问题[已解决] [打印本页]

作者: faiei 时间: 2010-2-9 12:42
标题: latium design rules exist问题[已解决]
本帖最后由 jimmy 于 2010-2-10 12:27 编辑

我在用Verify Design中的clearance时提示没有错误，但是有latium design rules exist.....这样一句提示，请问应该怎么解决，latium design rules是什么？

作者: faiei 时间: 2010-2-9 13:24
提示信息如图

未命名.JPG (25.15 KB, 下载次数: 4)

作者: jimmy 时间: 2010-2-9 13:51
元器件规则或差分规则违反，也可忽略。

作者: faiei 时间: 2010-2-9 14:23
多谢了，原来是我的差分信号线有问题

作者: longfeisky 时间: 2011-2-11 10:58
我也遇到了，我没有设置过差分规则
还有几个clearence error

作者: liujia20082007 时间: 2012-7-30 22:11
请教怎么解决

作者: 小精灵 时间: 2015-10-8 10:29
我也遇到了，改了设计规则还是不行，铺铜铺到其它网络上了

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)