ARM:SC2410与SDRAM:k4s561632c之间的数据信号仿真问题

Iphone

$ ?& {5 d& b- q. D0 A有哪位朋友用三星的ARM板设计过？——CPU:SC2410，SDRAM:k4s561632c，你们设计的CPU和SDRAM之间的时钟、数据线等有没有加电阻呢？
  L3 W" _  ?7 _+ z我设计的这个PCB，没有端接电阻，仿真时(133MHz)，时钟信号波形质量和CPU写的时候信号波形质量度还好，但是CPU读的时候信号波形质量就很差了（跨越门限），如图；
加了端接电阻之后仿真，波形就好多了，但是我又不想加电阻，占空间太大！
各位设计的时候CPU和SDRAM之间的时钟、数据线等有没有加端接电阻呢？

jang2lin

Iphone 可否把你的模型共享下
: d- V! a7 V* t0 l2 R6 }' K% P( f" ]

chuxuezheyao

楼主，问题怎么解决的？
我也有这样的问题，过冲没有你那么大（CPU：LPC3250，K4S561632C），但也超越门限值了，
通过仿真发现，要匹配至少47欧才能达到要求，而且要靠近SDRAM放置！

cindy0924

回复 wzh6328 的帖子
$ o1 m1 O- r) p
( e' D# F, U( r" n. ]  [2 o标准参考不是应该上升时间1NS,走线长度在1INCH以内.不能单纯讲长度的吧

cindy0924

我们的设计里,SDRAM没加过端接.我们一直做的三星的AP.

liuzhenyaEDA

我也想这个问题呢

iversn

学习一下,我也想设计ARM板,请问一下仿真是如何做的，用什么软件，要哪些模型，谢谢！

honejing

不想加端接，就要調你的特性阻抗，Z0儘可能小些，过冲就不會那麼大。

wzh6328

线长在2inch以下都可以不加，好像说不算做传输线

Iphone

这种事情千万别参考别人的端接
/ _# w$ f! y$ j. ]要以自己的实际情况为准
" J( D% n2 A/ G有几种情况可能导致不一致，消除过冲的端接不要借 ...
5 Y1 I; A$ k2 \5 Y袁荣盛 发表于 2010-2-4 12:43

: ]1 [, b' W# U! m    呵呵，谢谢您的建议！我理解您说的！
0 x: p0 O; a2 |6 f' W/ c在读状态的时候，SDRAM的输出阻抗只有7.8ohms左右，按理说需要端接电阻（当然大小要视您说的实际情况来定）来和传输线匹配，以消除反射；
+ D7 g' B# q, A( C我只是很奇怪为什么前人设计的都没有加端接电阻呢？

袁荣盛

这种事情千万别参考别人的端接
- Z/ p' \* `: q4 w, k3 ^+ r要以自己的实际情况为准
* k* S+ j4 z( F$ D, m1 p6 K有几种情况可能导致不一致，消除过冲的端接不要借鉴

: a6 B- ^+ B: y8 b+ P" u. C首先叠层不一样，线宽不一样，导致阻抗不一样
+ C7 a, `8 x4 |! Y- {- S其次线长不一致
; M! \: i# v3 t; Z: m: J再者，可能驱动源的驱动能力选择不一样
+ t% `( E" z$ }, o+ R: U种种情况表明端接要联系实际去解决
不要参考

Iphone

呵呵，就是
: a! h+ t$ W, M& c( s7 v. q$ s我是想加端接电阻，不过我看前人做的都没有加电阻，不知道有没有朋友设计过这款ARM呢？

袁荣盛

这过冲忒大了点