EDA365电子工程师网

标题: ARM:SC2410与SDRAM:k4s561632c之间的数据信号仿真问题 [打印本页]

作者: Iphone 时间: 2010-2-3 21:11
标题: ARM:SC2410与SDRAM:k4s561632c之间的数据信号仿真问题
本帖最后由 Iphone 于 2010-2-3 21:13 编辑

有哪位朋友用三星的ARM板设计过？——CPU:SC2410，SDRAM:k4s561632c，你们设计的CPU和SDRAM之间的时钟、数据线等有没有加电阻呢？
我设计的这个PCB，没有端接电阻，仿真时(133MHz)，时钟信号波形质量和CPU写的时候信号波形质量度还好，但是CPU读的时候信号波形质量就很差了（跨越门限），如图；
加了端接电阻之后仿真，波形就好多了，但是我又不想加电阻，占空间太大！
各位设计的时候CPU和SDRAM之间的时钟、数据线等有没有加端接电阻呢？

ARM.JPG (66.25 KB, 下载次数: 5)

作者: 袁荣盛 时间: 2010-2-3 22:39
这过冲忒大了点

作者: Iphone 时间: 2010-2-4 09:51
呵呵，就是
我是想加端接电阻，不过我看前人做的都没有加电阻，不知道有没有朋友设计过这款ARM呢？

作者: 袁荣盛 时间: 2010-2-4 12:43
这种事情千万别参考别人的端接
要以自己的实际情况为准
有几种情况可能导致不一致，消除过冲的端接不要借鉴

首先叠层不一样，线宽不一样，导致阻抗不一样
其次线长不一致
再者，可能驱动源的驱动能力选择不一样
种种情况表明端接要联系实际去解决
不要参考

作者: Iphone 时间: 2010-2-4 15:22

这种事情千万别参考别人的端接
% M7 \. L, W) y: R要以自己的实际情况为准
7 S0 d/ t- h, [$ R0 w' F7 z7 L有几种情况可能导致不一致，消除过冲的端接不要借 ...
$ A: M1 \3 D2 s8 ]* g0 u2 Y- N1 ^0 w袁荣盛发表于 2010-2-4 12:43

呵呵，谢谢您的建议！我理解您说的！
在读状态的时候，SDRAM的输出阻抗只有7.8ohms左右，按理说需要端接电阻（当然大小要视您说的实际情况来定）来和传输线匹配，以消除反射；
我只是很奇怪为什么前人设计的都没有加端接电阻呢？

作者: wzh6328 时间: 2010-2-4 22:12
线长在2inch以下都可以不加，好像说不算做传输线

作者: honejing 时间: 2010-2-7 22:54
不想加端接，就要調你的特性阻抗，Z0儘可能小些，过冲就不會那麼大。

作者: iversn 时间: 2010-2-27 23:24
学习一下,我也想设计ARM板,请问一下仿真是如何做的，用什么软件，要哪些模型，谢谢！

作者: liuzhenyaEDA 时间: 2011-3-29 23:15
我也想这个问题呢

作者: cindy0924 时间: 2011-4-22 16:44
我们的设计里,SDRAM没加过端接.我们一直做的三星的AP.

作者: cindy0924 时间: 2011-4-22 16:50
回复 wzh6328 的帖子

标准参考不是应该上升时间1NS,走线长度在1INCH以内.不能单纯讲长度的吧

作者: chuxuezheyao 时间: 2012-7-21 08:05
楼主，问题怎么解决的？
我也有这样的问题，过冲没有你那么大（CPU：LPC3250，K4S561632C），但也超越门限值了，
通过仿真发现，要匹配至少47欧才能达到要求，而且要靠近SDRAM放置！

作者: jang2lin 时间: 2012-8-2 09:58
Iphone 可否把你的模型共享下

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)