EDA365电子工程师网

标题: 麻烦大了，请关注！ [打印本页]
作者: sgye    时间: 2010-1-9 18:23
标题: 麻烦大了，请关注！
学EE2007一段时间了，斗胆用来正式做一个项目，现在发现很多通孔的元件连不上线,有些贴片元件也是这样，提示“Restricted  Layer Rule Violstion”, H4 F% G, L1 z* P- w0 c9 J# R

8 E8 J9 z  h8 l2 I& E: c$ [可是试了很多方法都不行，“CES”也试了一下，还是不奏效。主要是自己没有经验，不懂。
2 w/ I: a9 k& C- U- T1 O
% M% ]- Q, a& {' i7 J( r/ K有没有热心的同行，提供一个解决问题的方法，或者帮忙转成PADS9.0以下的版本。让我好交差！如果这项目不能按时完成，可能要提前回家过年了，希望高抬贵手，谢谢了！
作者: sgye    时间: 2010-1-9 21:32

2 ^* K  v7 k# V! X- R自己顶！
作者: szkalwa    时间: 2010-1-9 23:22
帮顶！高手出来答下
作者: sgye    时间: 2010-1-10 06:18
大家来顶一下。
作者: tmlee    时间: 2010-1-10 08:42
你发过來帮你试試，但先声名不一定成！
; G' \( q+ a( n5 b& m, l/ ?$ m# e* `& A- N
tmlee@163.com
作者: sgye    时间: 2010-1-10 16:35
回复 5# tmlee
4 R7 i1 A5 s5 F, T8 J8 }
8 X" _) u6 u8 b# V& b$ y6 J4 ~( C% s3 ~5 s$ x& @/ b: }
    文件已经发送，文件名“ExportDesignData.rar”,谢谢！& W8 [1 ^4 w1 ^  K3 S% i/ y" P
( o$ M, E5 I  }. I3 h" U
请顺便告知是什么原因造成的
作者: braveboys    时间: 2010-1-11 00:30
是不是pin to pin的规则设得太大了，或者是线间距，看看
作者: yli    时间: 2010-1-11 10:42
“Restricted  Layer Rule Violstion”
7 b+ R) F9 U* C' a 一般是规则设置问题。
作者: sgye    时间: 2010-1-11 16:35
本帖最后由 sgye 于 2010-1-11 16:44 编辑 4 b8 t" A( _: S. \  U! R7 k4 f
8 m7 x( S0 @# ]. n: Z0 _% c' ]
谢谢以上好朋友！
3 E, g+ ]% p- X" \8 C我正在试，还没有找到原因，有个问题我是这样解决哦的：
. f9 U8 o0 g& E1 i) I# F" ^, R4 u( v4 v0 {8 ?
如果线路之间有电阻，那么我先把电阻移近连接端的一边把线连上，然后再把元件移连接端的另外一边把线连上，再把元件挪到适当的位置，大家是不是觉得很搞笑呢！就是用这种土办法我把很多连不起来的走线连好了。+ Q6 A3 r4 [% L, a# L, l
( K. [  D' K, s
现在剩下的问题是连线之间没有元件，如IC和IC之间没有办法移动的，如图：白色圆圈和白色箭头处。想不出招数了。
; l# E* b/ u: `# t  p1 T. ?9 Y  j  K9 ~% i
朋友们能不能再支招？或者土办法也行。' j% h# T* ]  U& f

- ]* |2 C/ n# N+ h: J* i
作者: mikle517    时间: 2010-1-11 19:22
本帖最后由 mikle517 于 2010-1-11 19:24 编辑
& Q& R' o8 j9 a% U/ G2 E+ |* K; J1 S/ j2 N9 e- A
EE2005 应该能打开吧？ 我明天去公司可以帮你看看 现在机子上还没装
2 w5 e9 K! r) B9 B, h% }mikle517@163.com
作者: sgye    时间: 2010-1-11 22:31
EE2005 应该能打开吧？ 我明天去公司可以帮你看看 现在机子上还没装/ c# J; l+ V$ c$ ^" \! h& P* n
mikle517@163.com
3 E$ L& {) d3 L# Bmikle517 发表于 2010-1-11 19:22
0 x. R: Z3 D! t
% ~* Q( |2 e5 h
, p8 e" T( q: ~5 A1 u
EE2007.5版本的，可以吗？
作者: tmlee    时间: 2010-1-12 02:48
你可以先把 interactive place/route drc 关了，弄上了再开，那很多不能移动和连接的都可以弄，但是要小心因為沒有 drc 很容易连錯,所以 drc 经常提示“Restricted  Layer Rule Violstion” 但不一定是是錯的，
5 ?% f" W, h! g8 M4 U! V/ J# ~7 y( O7 \
作者: sgye    时间: 2010-1-12 10:10
你可以先把 interactive place/route drc 关了，弄上了再开，那很多不能移动和连接的都可以弄，但是要小心因 ...
% }: K+ d( M4 A. Stmlee 发表于 2010-1-12 02:48

9 q- L5 U( L8 V; a+ @4 n4 b7 j9 \* Q) r$ Q
tmlee：邮件已经收到，虽然丢失了焊盘，但是可以解决问。
' P  p; d/ _* p$ E. ]; p5 H  K
9 c9 _$ t$ q& e方法实用，我试了一下。  谢谢，太感谢了！
作者: tmlee    时间: 2010-1-12 10:51
希望你不用提前回家过年
作者: sgye    时间: 2010-1-12 23:05
希望你不用提前回家过年
) n' D. O/ f5 \1 a9 Q8 Q! q7 s3 M- btmlee 发表于 2010-1-12 10:51
1 J" c) X3 N! Z6 g8 U: o- q1 [
0 a& {3 ]7 O( ?; }* C) F7 ]4 h8 \
5 f" V- {& ^% ?0 @: e
因为软件技术性的延误，可能要延后回家过年了
作者: braveboys    时间: 2010-1-12 23:09
如果项目不是很复杂，那还是换回去把
% K3 e  X1 m, b* w! c我自己也是，原来用2005的，后来想拿2007作一个新的项目，作是作完了，但是还是比预想的慢了一半时间
作者: plokij    时间: 2010-1-13 18:22
替楼主谢谢tmlee
作者: llpcbpcb    时间: 2010-1-14 06:29
你的nets有設置繞在特定layer的要求
作者: shqwzhw    时间: 2010-1-16 15:14
回复 12# tmlee
5 h  O# m, i! ?0 X% R5 J/ N
: N( ^; N3 k$ ^% z( {" E/ P
# @3 l. B! }  s2 M8 }    你的版本好高呀
作者: sgye    时间: 2010-1-16 15:54
本帖最后由 sgye 于 2010-1-16 16:04 编辑
2 N0 O# e5 b/ J/ a8 s2 I6 g  x6 {: r1 n' R+ h) s
谢谢tmlee ！谢谢以上朋友们，今天终于把项目做完，刚发出去做板。" t* k: y+ V+ o
+ y, \5 a- j2 S. q
除了以上走线外，接下来的敷铜（当然包括分割了），产生丝印，输出Gerber都是很考验人的技术，我是一边骂一边完成的，差不多可以说这项目是骂出来的。
( ]( \; a1 k" `9 ?3 E7 T6 P% ?% b5 m- H! ~' ^
闲话少说，上图和大家分享一下：" k4 ]. M8 I. w1 {3 C
5 N3 G: E" o$ z, }( N) W- n
作者: sgye    时间: 2010-1-16 15:57
接下来就是一一解决遇到的问题了，唉，有个高手指点一下能省多少功夫啊！！！
作者: tmlee    时间: 2010-1-16 16:11
恭喜！祝你新年快乐，恭喜發大財，你老家在那里呢？
作者: sgye    时间: 2010-1-16 17:33
恭喜！祝你新年快乐，恭喜發大財，你老家在那里呢？0 Z3 m7 R3 W  n0 G6 e$ ^
tmlee 发表于 2010-1-16 16:11
5 g% j$ |* X# D1 e5 `' W

. @7 F8 F) m) r+ \! i$ A" n3 j0 S2 g) f
老家，广东的，现在人在深圳
作者: dingyeyun    时间: 2010-4-6 14:32
参考以下几点解决：
: I2 m8 a0 t; b/ f+ ~2 ^2 a1；Editor Control > Routes Tab-Route Settings：Allow One Additional Via per SMD Pin  此处勾选5 R" L! O3 }1 `. {7 E  V6 ^
2；Editor Control > Routes Tab-Route Settings：Use Place Outlines as Via Obstructs    此处不勾选
; m4 m( h! D# G& ?3；Editor Control > Pad Entry-Allow Vias Under Pads  此处都勾选（每种焊盘皆需要勾选）
( s( H7 ^1 o! `- y, j! e4；Editor Control >走线时 Grids 全部设置为0试试。! Q2 S( @: `6 w( x
5；Setup > Net Properties or Design Capture > Tools > Net Properties暂时清除卸载所有规则
/ _& K% w: o9 w+ T, R; Q6；Net Classes and Clearances > Nets Tab暂时清除卸载所有规则
作者: jiangchun9981    时间: 2012-2-15 13:12
LZ这个使用“CTRL-E”取消“prevent loop”选项即可。
7 v+ b# |) Q% _) u3 I这个选项是防止你的连线“环回”用的。一般在模拟电路里是不允许电路环回的。数字电路刚好相反！
5 u4 f9 [" }$ k4 G. E取消后就能随意按自己的需要顺序连线了。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2