EDA365电子工程师网

标题: 麻烦大了，请关注！ [打印本页]
作者: sgye    时间: 2010-1-9 18:23
标题: 麻烦大了，请关注！
学EE2007一段时间了，斗胆用来正式做一个项目，现在发现很多通孔的元件连不上线,有些贴片元件也是这样，提示“Restricted  Layer Rule Violstion”( n( Y) {; V- K+ @2 l/ f8 G
, O0 b3 U9 R* Y% v$ }# Z4 z* }
可是试了很多方法都不行，“CES”也试了一下，还是不奏效。主要是自己没有经验，不懂。% p7 U" {1 u$ Z- F

" u. n& W& c) x  a有没有热心的同行，提供一个解决问题的方法，或者帮忙转成PADS9.0以下的版本。让我好交差！如果这项目不能按时完成，可能要提前回家过年了，希望高抬贵手，谢谢了！
作者: sgye    时间: 2010-1-9 21:32

. x: Q( I- l' P自己顶！
作者: szkalwa    时间: 2010-1-9 23:22
帮顶！高手出来答下
作者: sgye    时间: 2010-1-10 06:18
大家来顶一下。
作者: tmlee    时间: 2010-1-10 08:42
你发过來帮你试試，但先声名不一定成！
, d% B* x. c) ~+ ]5 T
$ \0 X: ]- V* htmlee@163.com
作者: sgye    时间: 2010-1-10 16:35
回复 5# tmlee % O$ m. k1 W% x- K5 F+ `* a
8 d: ?  w- k# B

: Z6 J. o4 W3 O2 u: Z    文件已经发送，文件名“ExportDesignData.rar”,谢谢！
% Z. H; F1 G( O8 U& h/ V4 G* H- L. b  R
请顺便告知是什么原因造成的
作者: braveboys    时间: 2010-1-11 00:30
是不是pin to pin的规则设得太大了，或者是线间距，看看
作者: yli    时间: 2010-1-11 10:42
“Restricted  Layer Rule Violstion”
6 ?- g: g: f; m0 ~ 一般是规则设置问题。
作者: sgye    时间: 2010-1-11 16:35
本帖最后由 sgye 于 2010-1-11 16:44 编辑 - l- V4 S8 @  F# }" W& L
& \" g- w: ~( M5 _: R8 z2 r
谢谢以上好朋友！8 [3 d5 v6 A+ F
我正在试，还没有找到原因，有个问题我是这样解决哦的：
) T: l$ f; r8 `! ]; Q( O9 ]) S, @- r7 [  v8 G$ s6 w5 R
如果线路之间有电阻，那么我先把电阻移近连接端的一边把线连上，然后再把元件移连接端的另外一边把线连上，再把元件挪到适当的位置，大家是不是觉得很搞笑呢！就是用这种土办法我把很多连不起来的走线连好了。
2 G5 K6 `: t" N$ J
' t  O6 t% }( ^5 A4 L7 ~( Z5 c现在剩下的问题是连线之间没有元件，如IC和IC之间没有办法移动的，如图：白色圆圈和白色箭头处。想不出招数了。7 Z* R9 n2 }4 x$ A" Z9 P5 m  W# g; ]
# q) _0 @! @6 l' q& m! y  A
朋友们能不能再支招？或者土办法也行。
4 Z% O0 V. Y( j$ A! V; L' L. E& p% r& X0 L8 s
作者: mikle517    时间: 2010-1-11 19:22
本帖最后由 mikle517 于 2010-1-11 19:24 编辑 3 j9 {: z1 A- B, c$ S0 i

: h: i% ^3 V- F0 |  XEE2005 应该能打开吧？ 我明天去公司可以帮你看看 现在机子上还没装  k& i/ J. K& o3 Q+ p5 c5 \
mikle517@163.com
作者: sgye    时间: 2010-1-11 22:31
EE2005 应该能打开吧？ 我明天去公司可以帮你看看 现在机子上还没装
# p4 O$ G4 b: ~8 g  amikle517@163.com
/ K/ Q9 B) e( A3 E0 bmikle517 发表于 2010-1-11 19:22

1 [% m4 O% c0 y* I) I
% m+ ]5 s4 P( Q4 X5 c; n& O/ o1 J* x) y) {7 `1 q& K% _, C
EE2007.5版本的，可以吗？
作者: tmlee    时间: 2010-1-12 02:48
你可以先把 interactive place/route drc 关了，弄上了再开，那很多不能移动和连接的都可以弄，但是要小心因為沒有 drc 很容易连錯,所以 drc 经常提示“Restricted  Layer Rule Violstion” 但不一定是是錯的，
- X2 h% G1 L% Q
+ l$ F% e9 [% g1 A1 n2 P0 f' M
作者: sgye    时间: 2010-1-12 10:10
你可以先把 interactive place/route drc 关了，弄上了再开，那很多不能移动和连接的都可以弄，但是要小心因 ...' z& \# w8 b6 ?! t- q
tmlee 发表于 2010-1-12 02:48

" D# E; W5 G! e8 N+ J4 n. d& ?  G! |& B% t0 P! h
tmlee：邮件已经收到，虽然丢失了焊盘，但是可以解决问。
! Q& r2 [8 S2 i6 t' P+ h9 d* \  X8 D3 s$ d0 z  @# r6 Z. H
方法实用，我试了一下。  谢谢，太感谢了！
作者: tmlee    时间: 2010-1-12 10:51
希望你不用提前回家过年
作者: sgye    时间: 2010-1-12 23:05
希望你不用提前回家过年
- p4 ]! V4 I: s9 w, ctmlee 发表于 2010-1-12 10:51

3 }/ S* T5 J! ]7 A. b' n8 E
. I( b2 }; R2 Y! v5 A7 j3 N, U( t, o1 X
因为软件技术性的延误，可能要延后回家过年了
作者: braveboys    时间: 2010-1-12 23:09
如果项目不是很复杂，那还是换回去把
& O1 @& p4 n/ Y1 t8 p9 U# Z* l) U我自己也是，原来用2005的，后来想拿2007作一个新的项目，作是作完了，但是还是比预想的慢了一半时间
作者: plokij    时间: 2010-1-13 18:22
替楼主谢谢tmlee
作者: llpcbpcb    时间: 2010-1-14 06:29
你的nets有設置繞在特定layer的要求
作者: shqwzhw    时间: 2010-1-16 15:14
回复 12# tmlee , \! ^$ i! J2 A" Y
+ b  n! ]9 h/ m2 f3 e1 C: g/ u
1 L; e- w+ r9 T0 |' e8 S9 ~
    你的版本好高呀
作者: sgye    时间: 2010-1-16 15:54
本帖最后由 sgye 于 2010-1-16 16:04 编辑 + l. D1 H& E: {, ~
. X+ q# ~2 D) g* H) [
谢谢tmlee ！谢谢以上朋友们，今天终于把项目做完，刚发出去做板。
, `/ ^  Z* {4 |1 a
! s, ^! z) A, D+ D2 c* H. ^除了以上走线外，接下来的敷铜（当然包括分割了），产生丝印，输出Gerber都是很考验人的技术，我是一边骂一边完成的，差不多可以说这项目是骂出来的。9 I' `4 `2 M: H  `
. }1 ]5 n9 K% o2 Y
闲话少说，上图和大家分享一下：
' T% c! r3 C& X/ W* S9 w
8 b; L- ^! D9 @; X  T$ L6 R6 K
作者: sgye    时间: 2010-1-16 15:57
接下来就是一一解决遇到的问题了，唉，有个高手指点一下能省多少功夫啊！！！
作者: tmlee    时间: 2010-1-16 16:11
恭喜！祝你新年快乐，恭喜發大財，你老家在那里呢？
作者: sgye    时间: 2010-1-16 17:33
恭喜！祝你新年快乐，恭喜發大財，你老家在那里呢？  L* K% Q& K, k# Q. c: t! S/ z
tmlee 发表于 2010-1-16 16:11

' k: z+ v3 q* K" [' z* F; b% F% \2 n- Z7 z' B3 a

3 F$ Z  X! }- q( j+ o老家，广东的，现在人在深圳
作者: dingyeyun    时间: 2010-4-6 14:32
参考以下几点解决：
; p, h6 I8 O) h4 t; a; Y( t% `1；Editor Control > Routes Tab-Route Settings：Allow One Additional Via per SMD Pin  此处勾选
! e4 m( H* Y$ }" |2；Editor Control > Routes Tab-Route Settings：Use Place Outlines as Via Obstructs    此处不勾选. {0 O: T$ o- B8 P
3；Editor Control > Pad Entry-Allow Vias Under Pads  此处都勾选（每种焊盘皆需要勾选）1 O. M% j3 ]/ V1 p" ^/ O# u
4；Editor Control >走线时 Grids 全部设置为0试试。
5 x2 g$ l) ?- K. @8 h; G. E4 |- x0 M5；Setup > Net Properties or Design Capture > Tools > Net Properties暂时清除卸载所有规则
* V- L* x& B. t4 K6；Net Classes and Clearances > Nets Tab暂时清除卸载所有规则
作者: jiangchun9981    时间: 2012-2-15 13:12
LZ这个使用“CTRL-E”取消“prevent loop”选项即可。6 `7 d* e/ s% {8 ?. b1 \
这个选项是防止你的连线“环回”用的。一般在模拟电路里是不允许电路环回的。数字电路刚好相反！. X7 f9 l' m) v. U+ Q! N- D$ m# m! U
取消后就能随意按自己的需要顺序连线了。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2