EDA365电子工程师网

标题: 请教：关于DDR部分阻抗匹配 [打印本页]
作者: may    时间: 2010-1-7 18:14
标题: 请教：关于DDR部分阻抗匹配
请问一个问题，, L/ \7 g* H) O
DDR部分的control command 线后面的并联上拉电阻，起到什么作用，
( t1 [9 E0 V( k* B是阻抗匹配吗？，但为什么放在接受端之后。9 ~8 b+ o9 l) [( y+ U: R

; }% |( p8 M9 o- q7 F+ y2 h6 d另外一个，数据线的串联电阻，按理论是阻抗匹配，9 J* ~0 K9 u$ u; g1 P
但又为什么靠近接受端，不应该放在芯片附近的吗？
作者: may    时间: 2010-1-7 18:22
刚才抓了一个逻辑请教了一下，
$ ~: z! U2 ^1 B6 Q他的解答是control command 线后面的并联上拉电阻不是起到阻抗匹配的。
3 h1 U  z) c& H. j! s# B数据线的串联电阻因为是双向的，所以要靠近DDR那边  D8 I: _4 X/ W& V
' u2 n( ?* X5 K$ q0 i4 f& A
还有大虾知道这方面的，再给解答一下，谢谢
作者: michaelw_wang    时间: 2010-1-13 06:04
1. control command 线后面的并联上拉电阻不是起到阻抗匹配的 --- the pullups are for parallel termination, which usually are placed at receiving end, they are for impedance match (50ohm).8 j( T% ?: S- I6 z9 X2 X
2. 数据线的串联电阻因为是双向的，所以要靠近DDR那边 --- my understanding is the position doesn't matter for bi-directional bus. putting them at DDR side is for easier/neater routing.
作者: 袁荣盛    时间: 2010-1-13 09:16
刚才抓了一个逻辑请教了一下，1 r, ?- z5 O6 D. \' i8 s; _
他的解答是control command 线后面的并联上拉电阻不是起到阻抗匹配的。) A" U: [6 S( c% Z$ ?. U
数 ...+ b$ V( c% S& S% a; ^( ]& y5 u
may 发表于 2010-1-7 18:22

5 z$ m) T2 x2 J2 n1 C6 a3 h& x$ y+ e' f/ \
% |- d0 o1 d  k; j0 d: D
   你们的是什么“逻辑”
" @8 }( P( h& u, [$ o, R' g0 B解释得一点不靠谱
$ P- [2 d& C9 R% {5 c" u7 D一点不“逻辑”
  J" `4 }  o$ K& O5 y
作者: may    时间: 2010-1-13 10:02
你们的是什么“逻辑”4 s/ i* A& u0 N% H! Q
解释得一点不靠谱
/ I6 f' n" `# z* |. L7 @一点不“逻辑”$ A* [7 v; _# w. {. F9 d
袁荣盛 发表于 2010-1-13 09:16
+ X* Z# g( j: N' O" Z
5 ]7 z" n9 @( E$ t
    那你说应该怎样解释“靠普”呢？0 Q/ w. n) I7 a, O( C- E8 Q: X
/ D# @' T* D. l7 }0 l! }
作者: frankqs    时间: 2010-1-19 15:40
你要看看你的DDR是怎样的 拓扑结构。1 h6 x7 X/ ?% }3 a
并联电阻是VTT端接电阻，那个是用来吸收噪声的。对于没有DIMM的P to P拓扑，可以却掉的，但同时你要考虑一下你的DDR的驱动能力问题。没有DIMM的P to P 拓扑中数据线上的串联电阻的位置，也可以放在中间的，由两方的驱动能力强弱，器件放置等因素共同决定。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2