各位老大,小弟才开始对此部分进行学习中。还不清楚。我有几个问题想请教各位老大一下:$ B# Z/ n' f6 {( Z/ _ 1、在CPU(主频)和DDR2都确定的情况下,如何来确定CLK的线长问题?这里面是否有一个关系在里面?如有,那是一个什么样的关系?可否用数学式来进行表达?2 f8 O% p- h- H( L- f+ R. S* E5 M$ X! l9 a7 R; ]$ ~ 2、如CLK的线长确定了,那数据组的线长是否就可以确定了呢?那这两者间是什么样的关系?可否用数学式来进行表达?% z' d$ ?% W) {7 d1 ` 2、如CLK和数据组的线长确定了,那控制组和地址组的线长是否就可以确定了呢?那这几者间又是什么样的关系呢?0 O+ |8 Y7 h6 F! a 4、我想知道在这部分的学习中很重要的一点就是要满足时序,那为什么时序这么重要?否则的话,就可以所有走线都等长就可以了。 |
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) | Powered by Discuz! X3.2 |