EDA365电子工程师网

标题: DDR2的走线规则 [打印本页]
作者: szheyong    时间: 2009-11-24 10:56
标题: DDR2的走线规则
各位老大，小弟才开始对此部分进行学习中。还不清楚。我有几个问题想请教各位老大一下：
: y; Q$ u" U& Y+ {/ Y0 S1、在CPU（主频）和DDR2都确定的情况下，如何来确定CLK的线长问题？这里面是否有一个关系在里面？如有，那是一个什么样的关系？可否用数学式来进行表达？* R: W& D  Y5 C% _+ R+ ?& }
2、如CLK的线长确定了，那数据组的线长是否就可以确定了呢？那这两者间是什么样的关系？可否用数学式来进行表达？5 O+ K# g# W, O
2、如CLK和数据组的线长确定了，那控制组和地址组的线长是否就可以确定了呢？那这几者间又是什么样的关系呢？
3 j2 @+ B. T% B. K6 V4、我想知道在这部分的学习中很重要的一点就是要满足时序，那为什么时序这么重要？否则的话，就可以所有走线都等长就可以了。) _6 L" Q1 j1 L

4 j; M* x' {- y) Q% \6 ~( K- @' }2 T  以上是小弟的一些问题，不知是否问到了重点？如没有，还请各位老大多多指教！
作者: yawyw    时间: 2009-11-24 20:03
你所说的CLK 是指DDR2 Clk 吗?
0 q1 d  T$ ^; |0 X如果是,DDR2 Clk 长度和CPU 频率是没有关系的
& p/ ~) ^/ _$ n: Y8 C+ uDDR2 其他信号(Data, Address, Command, Control信号)长度都是以Clk 信号长度为参考的
: U) m% v, d/ W8 B! V- t具体数据我忘记了,可以参考Design Guide,
作者: hanbingchong    时间: 2009-11-29 21:44
所有走线都等长，那这个板子就不用做了，specing is money!!!!
作者: szheyong    时间: 2009-11-30 18:15
等长不是目的，满足时序才是最重要的，我想说的和想了解的就是这个？
作者: partime    时间: 2009-12-8 20:58
各位老大，小弟才开始对此部分进行学习中。还不清楚。我有几个问题想请教各位老大一下：
# u1 O* J( \$ }/ C1、在CPU（主频）和DDR2都确定的情况下，如何来确定CLK的线长问题？这里面是否有一个关系在里面？如有，那是一个什么样的关系？可否用数学式来进行表达？2 f8 O% p- h- H( L- f+ R. S6 \1 D2 y+ Z) B
2、如CLK的线长确定了，那数据组的线长是否就可以确定了呢？那这两者间是什么样的关系？可否用数学式来进行表达？% b' u5 M. ]2 f- A
2、如CLK和数据组的线长确定了，那控制组和地址组的线长是否就可以确定了呢？那这几者间又是什么样的关系呢？
* s" Y' U$ f& _6 ~& n4、我想知道在这部分的学习中很重要的一点就是要满足时序，那为什么时序这么重要？否则的话，就可以所有走线都等长就可以了。
1.ｃｌｋ的线长/时序跟主频没有直接关系。看ddr ram控制器。
( P+ e' f2 [( j6 O0 W2. clk线长确定了，数据长度范围也确定了。
5 Q7 d1 g; ^% i; f３、地址，控制也可以确定长度范围。不过这个范围应该比较宽。/ m  R6 q" x+ W0 J
４、时序不能满足，就不能满足芯片正常工作的要求，芯片不能正常工作，那么...。另外，满足时序要求不是说所有线都等长，这个没有必然关系。8 n9 K0 H$ G9 l
时序，就是用数学算出来的。但，手工计算很复杂，算不准。所以，时序是需要仿真仿出来的。如果，简单手工算一下就可以，做仿真软件的都可以去喝风了。
7 e2 g5 _" h% c1 U. k* R8 BＤＤＲ算是高频，满足时序的情况下，不是要求线都等长。要明白ｄｄｒ的含意，取样在时钟的中间最好，所以，时钟要比数据慢1/4周期的。如果芯片内部未作任何偏移，时钟比数据要长很多（ＤＱＳ也是时钟）。关键是看控制器。
! d, F0 `/ D. g9 n/ z3 E$ O- P
& f( o( u, q  F# |
作者: burtlin    时间: 2009-12-12 21:31
学习了,顶一个先
作者: xiaopang99888    时间: 2010-7-24 10:41
ding
作者: michaelmmq    时间: 2010-9-17 21:36
5楼正解
作者: careywang    时间: 2010-11-11 11:51
:):)
作者: clp783    时间: 2011-3-6 16:52
路过的
作者: csj168    时间: 2011-3-7 21:21
太高深了  不懂  
作者: freshforce    时间: 2011-3-26 12:31
仔细计算，看看设计。
作者: freshforce    时间: 2011-3-26 13:16
最好的，特别有用
作者: bbsidking    时间: 2011-3-27 20:05
CLK不能比数据组合命令组的线短，不然不容易满足建立时间的要求
作者: xiaoyong_21    时间: 2011-4-8 13:07
其实这个很容易确定的，CLK和地址控制的同步系统，1T时序需要在下一个时钟周期采样，通过这个时序可以计算出理论上最多能走多长，一般控制在5000mil以内问题不大, E5 ]: `) H2 O2 Y2 A3 ?5 [# P
DO和DQS是源同步，分组做等长就好了，控制器会控制时序, N- G. k/ W& A! Y7 y& C
DQS和CLK之间可以相差+-25%的时钟周期
作者: wgxold    时间: 2011-4-11 16:17
看主控芯片的layout guide吧，那个比较靠谱，因为不同的DDR controllor可能不一样，虽然控制目的都是要满足DDR时序
作者: duxiongguang    时间: 2015-12-17 14:48
~学习了
作者: OwlOne    时间: 2016-1-20 22:31
顶一个先



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2