EDA365电子工程师网

标题: CIS与allegro设计重用时无法生成网表 [打印本页]

作者: yucen007 时间: 2009-10-28 14:59
标题: CIS与allegro设计重用时无法生成网表

无法生成网表，错误如下：

#1 Error
[ALG0033] Unable to find package for BLK1: SCHEMATIC1, PAGE1 (2.20, 2.70).

23.59 KB, 下载次数: 16, 下载积分: 威望 -5

作者: shg_zhou 时间: 2009-10-28 14:59
与外面连接的必须加port
同级别的原理图，多页直接连接，要用off-page
本页内有效的可以直接在线网上命名

作者: wqh810914 时间: 2009-11-5 09:44
没这样玩过，顶下

作者: yucen007 时间: 2009-11-13 14:30
高手哪里去了，怎么才能实现原理图中小模块与外部的连接呢，我命名了没用，到PCB中又随意生成了？

作者: shg_zhou 时间: 2010-1-4 22:29
另外，help-》learning allegro design entry cis 中有关于reuse的教程，自己去看看

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)