EDA365电子工程师网

标题: allegro做器件封装，应该要画哪些层？ [打印本页]

---

作者: wanghuazhi    时间: 2009-9-18 23:50
标题: allegro做器件封装，应该要画哪些层？
除了 Package Geometry            Silkscreen
, {/ P, p- \) j3 A1 r                                            Assembly Top
/ v& i8 r$ ]( L- O; M# W1 o( i                                          Place_bound_Top

" Q- P2 Z6 {0 Z        Ref_Des                    Silkscreen Top）
                                        Assembly Top
$ P. I# \- w' z( Z1 p& R还有其他的吗?

---

作者: psi2009    时间: 2009-9-19 08:38
还有就是电气层，引脚了，差不多就这些吧

---

作者: aguang963_0    时间: 2009-9-19 10:09
个人建议：Package Geometry            Silkscreen_TOP（标识元件丝印外框）
* q9 c8 ?6 D, L# U* a" X                                      Place_bound_Top（标识元件高度，供建3D图形用）
+ _' k  P3 g5 e7 S               REF DES                            silkscreen_top（标识元件名）
6 R+ j$ t2 n0 T8 h3 h! B% l( d              value                                  silkscreen_top(标识元件值，此层一般没有，添加后可以做详细的贴片图)

---

作者: lovelyday    时间: 2009-9-23 14:44
Assembly 层也没什么用，要不要都行，其余几个都要有

---

作者: xixi0402    时间: 2009-9-24 16:34
这几个层都是用来干什么的啊

---

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)

Powered by Discuz! X3.2