EDA365电子工程师网

标题: 谁能给讲讲PCB上关于关于总线长度差如何计算和使用时序的 [打印本页]

作者: cherry5767 时间: 2009-9-4 09:42
标题: 谁能给讲讲PCB上关于关于总线长度差如何计算和使用时序的
如题。
现在想调等长，想知道怎么计算bus的相对误差。
请各位达人指点。谢谢！

作者: basten-0571 时间: 2009-9-4 10:10
同样的问题，期待高手指点！

作者: alex-pcb 时间: 2009-9-6 11:48
ALLEGRO 有专门的绕线功能，也可以通过计算，总线延时误差乘以传输速率，得到长度误差。不过表层传输速率更快

作者: pcbdesigner 时间: 2009-9-7 09:19
Allegro Constraint Manager 很容易实现！

作者: cherry5767 时间: 2009-9-7 14:42
现在想知道的不是怎么在规则中设置，主要是更加器件手则中建立保持等时间计算这个总线数据、地址等容忍的长度误差。例如：ddr等

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)