EDA365电子工程师网

标题: 【请教】如何仿真DDR高速信号线 [打印本页]

作者: hdjun 时间: 2009-8-28 18:01
标题: 【请教】如何仿真DDR高速信号线
想知道电阻的选取与摆放位置对信号的影响，请问，大致怎么设置仿真？当然，如果能详细一些更好，先谢了，Thanks！！！

作者: hdjun 时间: 2009-8-28 22:22
请高手不吝赐教，感激不尽！

作者: 袁荣盛 时间: 2009-8-28 22:32
建议先下个流程看看
然后再仿真

作者: hdjun 时间: 2009-8-29 10:05
本帖最后由 hdjun 于 2009-8-29 10:08 编辑

Cadence仿真流程.pdf (466.51 KB, 下载次数: 245) 流程找到了，我用的是FPGA + DDR + LP2996 不知道是不是这三个的IBIS模型都要添加？谢谢

作者: 袁荣盛 时间: 2009-8-29 10:50
网络中关连到的器件都需要添加模型

作者: exclaim 时间: 2009-9-2 14:16
都添加完模型後就要研究軟件中參數的設定了

作者: hdjun 时间: 2009-9-3 20:37
仿真出来的波形和实测的不一样啊，166M的DQS，在仿真中还能看到波形中的过冲平顶等数字信号特征，但是用500M示波器实测的波形，完全变成正弦波了，是不是FPGA的引脚输出的skew rate不够啊，实测的波形Tr在2-3ns，用的是cyclone II c8的芯片。。。

作者: dzcn_hh 时间: 2009-9-24 18:00
166M的信号，你最少得用1G的示波器看才能保证不失真.....

作者: bluemare 时间: 2011-5-23 17:29

作者: firegl99 时间: 2011-5-26 18:42
我来学习下DDR仿真

作者: knight150 时间: 2011-5-26 22:10
想问你是用的自动布线吗，我现在正发愁从来没布过BGA的板子

作者: GregoryDon 时间: 2015-5-18 11:13
学习中

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)