EDA365电子工程师网
标题:
1/4波长规则?
[打印本页]
作者:
wowo1215
时间:
2009-8-12 11:22
标题:
1/4波长规则?
在layout走线的时候有个1/4波长规则,说是因为考虑EMC、EMI。想问的是:
* A y5 b& Z6 R( k$ m6 E
1.什么是1/4波长规则? 针对整个net还是一段net? 内层和表层一样么?
$ {2 P8 A" e& `* L- @9 H7 {
2.具体怎么算1/4波长的长度?
' z5 ?5 i0 j4 |# N
谢谢!!!
作者:
WAN5215210
时间:
2009-8-12 12:19
1/4是指PCB的走线长度要小于这根线上信号波长的1/4,因为1/4的波长的走线就是一个非常好的发射天线。
" S8 o+ F" }2 K K( l- x. n
9 \! j7 s6 a3 E- S
波长(λ)=光速/频率。
( D: t% n0 j- A$ H3 U" q
一般建议小于1/20λ才是最佳走线长度。
3 C6 |" Z* h4 g2 Y$ L' [( F
如100M频率的走新, 波长为3M;1/4λ=75cm;走线长度最好不要超过1/20λ=15cm。
作者:
wowo1215
时间:
2009-8-12 13:46
但是问题是,如果遇到高速信号线呢,比如几个GHz的时候,波长就只有1个inch,走在1/4波长之内是不太可能的了。那要怎么避开所谓的天线呢?
作者:
WAN5215210
时间:
2009-8-12 22:50
那就依靠屏蔽,和PCB叠层结构来克服了。
作者:
ccpqpq
时间:
2009-9-18 20:05
学习了
作者:
fyq176017
时间:
2009-9-23 10:29
那就依靠屏蔽,和PCB叠层结构来克服了。
- s) C5 g; i, }" U C5 T
请问具体怎么做呢?
作者:
lijun_0605
时间:
2009-10-8 12:42
走在内层
作者:
beihaifuyao
时间:
2011-6-23 21:16
学习了!嘿嘿!
作者:
mythblack
时间:
2011-8-15 08:42
谢谢
作者:
wuxiaoyao
时间:
2013-5-21 23:43
学习了,谢谢!
作者:
木头脑瓜
时间:
2013-5-23 13:31
学习,谢谢。
作者:
linbanyon
时间:
2018-6-12 13:03
谢谢
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2