电巢直播8月计划

EDA365电子工程师网»技术社区 › 电子技术社区 › FPGA/ASIC/CPLD论坛 › CPLD的（MAXII）的脚如何使能上拉电阻

发新帖

查看: 2183|回复: 1

上一主题

下一主题

CPLD的（MAXII）的脚如何使能上拉电阻

74 主题	290 帖子	3379 积分

五级会员(50)

忠实粉丝

Rank: 5

积分: 3379

发消息

电梯直达

跳转到指定楼层

1^#

发表于 2009-7-26 18:15 | 只看该作者回帖奖励

回帖奖励

|正序浏览 |阅读模式

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

由于硬件设计错误，一个接到CPLD的（MAXII）的脚没有用上拉电阻，请问，如何将这个脚用CPLD内部的上拉电阻来拉一下啊？

分享到: QQ好友和群 QQ空间 腾讯微博 腾讯朋友 微信

收藏0 支持！0 反对！0

踏实的走好每一步，每一天

下载资料威望不够？点击查看获取威望的N种方法>>

回复

EDA365微信号及QQ群号！

1 主题	15 帖子	-8988 积分

未知游客(0)

积分: -8988

发消息

2^#

发表于 2009-7-31 08:28 | 只看该作者

设置上拉，引脚分配信息看上去丢失。

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

发新帖

推荐内容 /1

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-13 12:46 , Processed in 0.061833 second(s), 33 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表