EDA365电子工程师网

标题: target impedance的最高频率 [打印本页]

作者: wowo1215 时间: 2009-7-12 17:43
标题: target impedance的最高频率
怎么确定我需要在多高频率下，控制我的阻抗小于target impedance?
比如我的IC输出是1G的，但是这并不是说VCC对电流的需求也是1G呀。那么，怎么确定呢？

作者: sky2008 时间: 2009-7-13 17:54
目前没有一个标准或规范来确定要在多少频率范围内控制阻抗小于目标阻抗Ztarget

正如我在https://www.eda365.com/viewthread.php?tid=22658聊过，目标阻抗是一个有用但不精确的标准。

在单板的整个频段范围里，使用统一的目标阻抗值，一刀切的方法肯定是不合理的，应该是各个频段，标准不一样。

你如果用Cadence 的PI做过仿真的话，你会发现在300M以后就很难满足阻抗曲线小于目标阻抗。

建议你在做仿真的时候，重点看看阻抗曲线的趋势来判断200M以下部分是否满足，另主要看看200M以下部分是否满足。

作者: doya 时间: 2010-12-10 11:19
板级的电容的谐振频率一般都在300MHz以内，所以太高的频率也不是能通过优化电容解决的。要通过芯片的package+die的电容把较高频段的阻抗降下来。

作者: mingzhesong 时间: 2010-12-15 16:29
板级频率不可能低于芯片级的频率

作者: willyeing 时间: 2010-12-17 15:09
芯片级频率，芯片工程师和封装工程师如何知道它们的，也是仿真吗，还有我们PCB板级的PI控制的再好，如果芯片的PI不好也是个非常大的问题，如何协同呢！这方面一直很模糊啊！假如我们板子PI控制好了，芯片还是不能正常工作，如何证明它的芯片PI没有控制好呢！

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)