EDA365电子工程师网

标题: AD6的PCBDOC文件可以直接导出allegro的BRD文件？ [打印本页]
作者: lzhcqu    时间: 2009-6-21 21:34
标题: AD6的PCBDOC文件可以直接导出allegro的BRD文件？
我用的AD6画的板子0 F+ k4 ~9 f! w8 |9 ]
画完后要用allegro做仿真* t+ ]" P! l2 S& K4 h( G

1 U' T: r% ]- ]# j! D在网上看到很多从AD6的PCBDOC文件导出allegro的BRD文件的方法，要先转化成一些中间文件格式，还有很多设置，最后才可以转化为BRD文件格式，而且还要做很多的修改8 h- W) v( \- t- r& V2 j
! v8 K/ F# V  O7 C1 S! l3 |
但是我发现AD6直接由存为BRD文件格选项
8 k' `9 D( z9 l$ f( H# v' N; j如下图

2.jpg (238.58 KB, 下载次数: 13)

2.jpg
作者: lzhcqu    时间: 2009-6-21 21:36
下面这个图看的更清楚

3.jpg (56.58 KB, 下载次数: 2)

3.jpg
作者: lzhcqu    时间: 2009-6-21 21:39
那么请问是不是可以直接这样转化呢？% l, d9 y: z7 b8 I
6 j# w' T. E# B8 p7 U1 A# U# C' ^8 `
还有令保存为BRD格式后弹出一个这样的对话框
% n& J7 p% q- n& N3 _请问该如何设置呢？
5 o' l; D1 t+ M+ N+ O0 v谢谢了

设置.jpg (50.58 KB, 下载次数: 5)

设置.jpg
作者: lzhcqu    时间: 2009-6-21 21:39
下面是网上搜到的转化方法) y9 p) O+ r! K1 m# D( Q% x9 w
比较复杂% l% {0 h3 O5 M/ ~+ i  x

2 j' W( ?  P8 d" C( G7 d从PROTEL到ALLEGRO的过渡5 w! b9 y4 u* ]9 d% v; A
随着PCB设计的复杂程度和高速PCB设计需求的不断增加，越来越多的PCB设计者、设计团队选择Cadence的设计平台和工具。但是，由于没有Protel数据到Cadence数据直接转换工具，长期以来如何将现有的基于Protel平台的设计数据转化到Cadence平台上来一直是处于平台转化期的设计者所面临的难题。9 d9 u6 r3 B: P0 n3 _3 e
在长期实际的基础上，结合现有工具的特点，提供一种将Protel原理图、PCB转化到Cadence平台上的方法。$ Z* I# H) H7 x' h; I

+ J. w2 N9 w, E2 D$ W6 @& ^* l3 }7 ~9 A( g5 U( X
) Q4 e: t+ }' P3 U2 e
1． 使用的工具: I" V1 a# x: \6 L$ Z  l
a) Protel DXP SP25 l# S2 \6 M" q! V# ^$ \
b) Cadence Design Systems, Inc. Capture CIS
2 v7 F3 M8 ~. _+ h8 M( Oc) Cadence Design Systems, Inc. Orcad Layout
8 K* o' P# r+ |$ [; d$ xd) Cadence Design Systems, Inc. Layout2allegro
7 }$ r" P" z* a: C2 ^: [- m) Q2 Se) Cadence Design Systems, Inc. Allegro
' J$ b! F' y1 Q. j: Gf) Cadence Design Systems, Inc. Specctra- S$ G5 U+ a, F( Z

8 L+ O# `$ d3 `3 P" G3 e3 U
9 S" N. n1 K/ q% P1 z  z8 g' \, d' B/ h- H
2． Protel 原理图到Cadence Design Systems, Inc. Capture CIS
$ R+ c) t& [" L/ N在Protel原理图的转化上我们可以利用Protel DXP SP2的新功能来实现。通过这一功能我们可以直接将Protel的原理图转化到Capture CIS中。3 ?6 s9 M5 T$ v
这里，我们仅提出几点通过实践总结出来的注意事项。
' |1 U: j- |* h: ]. k% w' e& Y$ I# z* m: ~% i
, p  p# c* z4 T" c

) l( Z; X# v" [4 K( _, ^% L1) Protel DXP在输出Capture DSN文件的时候，没有输出封装信息，在Capture中我们会看到所以元件的PCB Footprint属性都是空的。这就需要我们手工为元件添加封装信息，这也是整个转化过程中最耗时的工作。在添加封装信息时要注意保持与Protel PCB设计中的封装一致性，以及Cadence在封装命名上的限制。例如一个电阻，在Protel中的封装为AXIAL0.4，在后面介绍的封装库的转化中，将被修改为AXIAL04，这是由于Cadence不允许封装名中出现“.”；再比如DB9接插件的封装在Protel中为DB9RA/F，将会被改为DB9RAF。因此我们在Capture中给元件添加封装信息时，要考虑到这些命名的改变。4 n  I2 d% ?# R7 k" i' [

" S# C& p- W! F' v
4 `) J4 `$ f) Z" A9 \# c8 B! d' A' R1 B
2) 一些器件的隐藏管脚或管脚号在转化过程中会丢失，需要在Capture中使用库编辑的方法添加上来。通常易丢失管脚号的器件时电阻电容等离散器件。
$ X7 \0 R' ?- i/ s& ~& D8 f* E0 m$ |# k( ^  ?7 L; C

; y1 h9 u! ]! C! H; K$ l9 R* @* o
: X, c. u2 ~7 v: P3) 在层次化设计中，模块之间连接的总线需要在Capture中命名。即使在Protel中已经在父设计中对这样的总线命名了，还是要在Capture中重新来过，以确保连接。
! B" k* a! k; `$ D8 N" l- u( ^+ F& O# X/ t% Y- G- B

  X1 [  v# I/ w+ q# h% ?
# e' L* R: l6 z4) 对于一个封装中有多个部分的器件，要注意修改其位号。例如一个74ls00，在protel中使用其中的两个门，位号为U8A，U8B。这样的信息在转化中会丢失，需要重新添加。
7 h& m% n/ H! N. Y/ i$ \) g基本上注意到上述几点，借助Protel DXP，我们就可以将Protel的原理图转化到Capture中。进一步推广，这也为现有的Protel原理图符号库转化到Capture提供了一个途径。, f, s6 g! [( \5 Q" L
* X0 Y: x8 f5 q% I9 L
( m0 x% S. A2 U; \8 v; S5 y* H

5 K" N* k" Q: o! O% ^! V3． Protel 封装库的转化, e. r( b, A0 j" `" J1 l
长期使用Protel作PCB设计，我们总会积累一个庞大的经过实践检验的Protel封装库，当设计平台转换时，如何保留这个封装库总是令人头痛。这里，我们将使用Orcad Layout，和免费的Cadence工具Layout2allegro来完成这项工作。
( B, Q8 b* T8 P! g# I
! G6 F  L% I+ K6 z5 D$ c7 J) w
" r' k) z, k) P  v% ?5 M! C( \* x  X; A4 U* k8 u
1) 在Protel中将PCB封装放置到一张空的PCB中，并将这个PCB文件用Protel PCB 2.8 ASCII的格式输出出来；& p7 {! g; w$ O5 w1 @
2) 使用Orcad Layout导入这个Protel PCB 2.8 ASCII文件；+ H+ v) l, A; t; e( m4 z
3) 使用Layout2allegro将生成的Layout MAX文件转化为Allegro的BRD文件；
% d- g$ C- ~0 o4) 接下来，我们使用Allegro的Export功能将封装库，焊盘库输出出来，就完成了Protel封装库到Allegro转化。
4 R6 A0 _1 b7 [  P, q0 a8 O, U$ ?# f9 Y) z  E  \  F: u$ v

% k+ {; V% ?9 d: q1 m; L8 f1 p% V3 q( Z, X' r; @% i5 }% O' i
4． Protel PCB到Allegro的转化
- p* E9 X1 O( u' |$ M$ H+ M# Q+ P有了前面两步的基础，我们就可以进行Protel PCB到Allegro的转化了。这个转化过程更确切的说是一个设计重现过程，我们将在Allegro中重现Protel PCB的布局和布线。
8 y- ~$ @# B+ u9 D& A% |0 V4 Z) H3 Q) ?& T" K1 O. R! \7 V# E* R

8 ?3 u7 t5 X5 `' g6 X$ R# M5 ?/ O6 k% B% f! {' T
1) 将第二步Capture生成的Allegro格式的网表传递到Allegro BRD中，作为我们重现工作的起点；- d0 r, m+ h$ q3 z6 Z. M$ M7 h
2) 首先，我们要重现器件布局。在Protel中输出Place %26amp; Pick文件，这个文件中包含了完整的器件位置，旋转角度和放置层的信息。我们通过简单的手工修改，就可以将它转化为Allegro的Placement文件。在Allegro中导入这个Placement文件，我们就可以得到布局了。7 o5 f% o1 k  {4 J
3) 布线信息的恢复，要使用Specctra作为桥梁。首先，从Protel中输出包含布线信息的Specctra DSN文件。对于这个DSN文件我们要注意以下2点：" s# w% G: |9 i/ E' t6 Z
4) Protel中的层命名与Allegro中有所区别，要注意使用文本编辑器作适当的修改，例如Protel中顶层底层分别为Toplayer和Bottomlayer，而在Allegro中这两层曾称为TOP和BOTTOM；
* \5 }1 e- n* a4 I; K& K( h5) 注意在Specctra中查看过孔的定义，并添加到Allegro的规则中。在allegro中定义过孔从Specctra中输出布线信息，可以使用session, wires, 和route文件，建议使用route文件，然后将布线信息导入到我们以及重现布局的Allegro PCB中，就完成了我们从Protel PCB到Allegro BRD的转化工作。2 _+ I! K& s9 u6 c, U# l0 ]

" a; A' u2 H7 e1 MProtel到Allegro转化的方法2 n) k2 d; o2 {3 Z
: n' k8 n5 {* Y. W9 l! R* }* u

$ I0 P$ D7 Y' D' |; V; G8 `3 a8 t6 n# y- q7 j+ H$ V1 q. `* L+ I
当今IT产业的发展日新月异，对硬件设备的要求也越来越高，硬件设计师们面临如何设计高速高密度PCB的难题。常言道，工欲善其事，必先利其器，这也是越来越多的设计师放弃低端的PCB设计工具，进而选择Cadence等公司提供的高性能PCB EDA软件的原因。
* D3 Q  y" m) H; D7 o. |. I( |1 c$ Z　　但是这种变革必然会带来这样或那样的问题。由于接触和使用较早等原因，国内的Protel用户为数众多，他们在选择Cadence高速PCB解决方案的同时，都面临着如何将手头的Protel设计移植到Cadence PCB设计软件中的问题。3 F  F9 }$ K, k1 s
　　在这个过程当中碰到的问题大致可分为两种：一是设计不很复杂，设计师只想借助Cadence CCT的强大自动布线功能完成布线工作；二是设计复杂，设计师需要借助信噪分析工具来对设计进行信噪仿真，设置线网的布线拓扑结构等工作。/ j+ E8 m$ b% s& f
　　对于第一种情况，要做的转化工作比较简单，可以使用Protel或Cadence提供的Protel到CCT的转换工具来完成这一工作。对于第二种情况，要做的工作相对复杂一些，下面将这种转化的方法作一简单的介绍。8 |1 `  c- a9 C5 s
　　Cadence信噪分析工具的分析对象是Cadence Allegro的brd文件，而Allegro可以读入合乎其要求的第三方网表，Protel输出的Telexis格式的网表满足Allegro对第三方网表的要求，这样就可以将Protel文件注入Allegro。; e3 x4 X0 m# ~
　　这里有两点请读者注意。首先，Allegro第三方网表在$PACKAGE段不允许有“．”；其次，在Protel中，我们用BasName[0:N]的形式表示总线，用BasName[x]表示总线中的一根信号，Allegro第三方网表中总线中的一根信号的表示形式为Bas NameX，读者可以通过直接修改Protel输出的Telexis网表的方法解决这些问题。- X0 V, y$ l& }" P9 }3 n$ S- w2 b# \
　　Allegro在注入第三方网表时还需要每种类型器件的设备描述文件Device.txt文件，它的格式如下：' g2 Z1 t8 f6 u: y
Package: package type
7 Z$ H0 B2 {  M, v2 B: JClass: classtype
: x. e' Z( m8 b7 WPincount: total pinnumber, K. v! I) C' w; t- J: F
Pinused: ...: ]! O2 W  f- Y0 o
　　其中常用的是PACKAGE，CLASS，PINCOUNT这几项。PACKAGE描述了器件的封装，但Allegro在注入网表时会用网表中的PACKAGE项而忽略设备描述文件中的这一项。CLASS确定器件的类型，以便信噪分折，Cadence将器件分为IC,IO，DISCRETE三类。PINCOUNT说明器件的管脚数目。对于大多数器件，Device.txt文件中包含有这三项就足够了。  {6 M1 p6 S7 T! o
　　有了第三方网表和设备描述文件，我们就可以将Protel中原理图设计以网表的形式代入到Cadence PCB设计软件中，接下来，设计师就可以借助Cadence PCB软件在高速高密度PCB设计方面的强大功能完成自己的设计。
! Q+ B! k/ T$ ?　　如果已经在Protel作了PCB布局的工作，Allegro的script功能可以将Protcl中的布局在Allegro中重现出来。在Protel中，设计师可以输出一个Place %26amp; Pick文件，这个文件中包含了每个器件的位置、旋转角度和放在PCB顶层还是底层等信息，可以通过这个文件很方便的生成一个Allegro的script文件，在Allegro中执行这个script就能够重现Protel中的布局了，下面给出了完成Place %26amp; Pick文件到Allegro Script文件转化的C++代码，笔者使用这段代码，仅用了数分钟就将一个用户有800多个器件的PCB板布局在Allegro重现出来。1 M7 H8 d8 D. i3 f
FILE *fp1, *fp2;
: m4 f& c. _+ ^/ D::AfxMessageBox("hello");; t: N2 b0 e* b
fp1=fopen("pick.txt", "rt");
* h, R) I9 \3 g; w1 D9 Uif (fp1==NULL) ::AfxMessageBox("Can not open the file!!!");
; C/ O9 ~+ x# |7 i, v" p$ Yfp2=fopen("place.txt","wt");5 U  l* V, I+ l; @$ x  G
if (fp2==NULL) ::AfxMessageBox("Can not create the file!!!");% c+ l: w5 ?+ z
char refdes[5], Pattern[5];( B) n1 h8 g* [! u. L. o2 ?
float midx,midy,refx,refy,padx,pady,rotation;
8 I9 U5 Z0 q3 r# a/ _5 r  K& Qchar tb[1];2 H, N; B2 y$ E1 r, a
char tmp='"';8 p( M( o& l' Z
fprintf(fp2,"%s\n", "# Allegro script");
$ `) ~3 _2 d3 e* ifprintf(fp2,"%s\n", "version 13.6");
  c/ A# ^0 t8 H7 q7 C3 tfprintf(fp2,"%s\n", "place refdes");
; M1 _$ x/ P- X' z4 M4 q' qwhile (!feof(fp1)) {, {- H( m) `' d# y5 d" F+ _* s8 k
fscanf(fp1,"%s", refdes);$ O% L5 T/ @. r$ B1 a
fscanf(fp1,"%s", Pattern);: ]# b0 q3 n0 K5 l* X0 a
fscanf(fp1,"%f", %26amp;midx);" Y5 Q: Z9 o" h4 R; @) t6 |& y4 ~
fscanf(fp1,"%f", %26amp;midy);
' i( u2 o0 H( G( {fscanf(fp1,"%f", %26amp;refx);/ ^9 j* g; j, k# J+ o/ H, t# G
fscanf(fp1,"%f", %26amp;refy);# {7 s2 [! t/ _: F* f5 z# O
fscanf(fp1,"%f", %26amp;padx);, `' R$ T0 L! }) I: r
fscanf(fp1,"%f", %26amp;pady);* H& t; Q/ {4 J$ i6 r
fscanf(fp1,"%s", tb);( o! C! C9 @/ n# X
fscanf(fp1,"%f", %26amp;rotation);2 G2 c/ G2 Y9 B6 t0 d! L
fprintf(fp2, "fillin %c%s%c \n",tmp,refdes,tmp);
1 }3 R9 u! N( F. \# Eif (rotation!=0) {  u+ P( c0 X; w" B  D3 G
fprintf(fp2, "rotate\n");
( e% N8 H% R+ J4 Xfprintf(fp2, "iangle %f\n", rotation);
4 p+ q$ m: t  [* a, c9 l  C};
% e& I% R& R2 f# i) Mchar yy=tb[0];) t" C& r% F7 p% h$ M' i
if (yy!='T') fprintf(fp2, "pop mirror\n");
- v- P/ [; q" Gfprintf(fp2, "pick %f %f \n", padx,pady);
7 @1 N( T: Y8 V+ ]# o) x/ F3 lfprintf(fp2, "next \n");
; u: o+ d! |9 [6 f" ^};6 O' a" D* g$ p8 l, Z  B
fprintf(fp2, "done");# U% v4 D6 r& J7 B( d- ?* {! N+ I
fclose(fp1);
+ F: V! W) h! J8 Ufclose(fp2);" `: A) }9 ?) d; v
以上简单介绍了Protel到Allegro转化的方法，希望能对读者的设计工作有所帮助。
作者: lzhcqu    时间: 2009-6-21 21:40
各位请指教呀/ P( Z1 v3 t( O0 Z, ^
救人一命胜造七级浮屠
作者: lzhcqu    时间: 2009-6-21 22:06
倒出来的这些事什么文件呀+ q+ Y" R1 U6 }7 A* G
好像不是allegro的BRD文件哟

3.jpg (5.8 KB, 下载次数: 0)

3.jpg
作者: zhuhuixx    时间: 2009-7-9 17:16
你直接保存了能用Allegro打开吗？？
; l: }2 M4 z1 v我貌似尝试保存了一次，然后，没有打开$ i* v* a, w, O. Q9 V5 F4 T
也没有用过你说的那个啥中间过程
作者: alienware    时间: 2011-4-9 09:53
学习一下
作者: zdh_054    时间: 2011-4-9 10:04
我尝试过打开 但没能打开 不知道是不是有哪些设置没设好 还是本来就不能打开？
作者: jkn365    时间: 2011-4-20 18:54
我尝试过打开 但也没能打开
作者: legendarrow    时间: 2011-4-21 22:46
在开始用AD的时候，我曾经尝试转过很多很多次，成功的概率很低，而且步骤相当麻烦，还容易出错，结果后来AD用熟了就不转了。低速信号大概估一下，或者用AD的仿真大概做下就好，速度高了SQ也没用
作者: qdwxj112    时间: 2011-5-4 13:50
谁有邀请码？
作者: yanqingpcb    时间: 2011-6-22 09:25
哪位大虾知道怎样安装16.3啊，要注意什么问题啊



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2