EDA365电子工程师网

标题: 信道阻抗问题 [打印本页]

作者: yezi2893802    时间: 2009-6-2 14:33
标题: 信道阻抗问题
图10 b5 X5 x2 p) L
5 L- \6 x0 e* S; z$ a& S
图2    大家好,图1是正面和底层的走线,图2是对应的地层的,这块是信道做的是阻抗匹配,这次修改的PCB我是照着之前挖铜区域修改的,从GERBER中查看,挖的区域是一样的,可是这次的PCB信道指标就是很差,这个是什么原因呢,需要补充一点的就是,这次板厂把环出端子的直插的焊盘做成了贴片的形式了,但是目前这个环出是没有用到的,可以去掉不焊的,可是信道指标还是不好,我请请问大家. e( {9 V! F) ?: a5 o" ~
   1. 阻抗匹配的时候,地层挖去的区域相对于顶层的走线,应当挖多大呢
; U, O) t3 Z: T% `. K   2. 环出端子处,板厂把直插的做成贴片的,是否会对信道指标有影响呢
0 \* A8 K; @+ G% F. R4 m# o   3. 这样的图,该怎么画能好一点呢
2 n. m- r; P' o' Y7 a   谢谢大家。

1.JPG (382.79 KB, 下载次数: 0)

1.JPG

作者: yezi2893802    时间: 2009-6-2 16:45
还有需要做阻抗匹配的线,在顶层,线距离铜皮的距离应该多大呢
作者: yezi2893802    时间: 2009-6-3 17:15
怎么都没有人回答呢,大家说说呀




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2