EDA365电子工程师网

标题: 四层板EMI请教 [打印本页]
作者: sean_lwy    时间: 2008-3-6 11:09
标题: 四层板EMI请教
有个客户做了块数码相框的板子,下图是EMI测试的结果;板上最高的频率是SDRAM的CLK,156MHz,请教一下有何改进办法
( F  a) j# b# O/ U8 j水平
$ A$ u2 h- b+ g; y 8 ]5 b& b; N; r: z' ^4 B- j% i
垂直
' h5 s  u) X" U1 p
7 K' [4 m" i: W6 @2 U$ E, U下图是PCB LAYOUT,黄色的就是SDRAM CLK信号,白色的是地线,LAY2是GROUND
9 b: o7 X0 B$ P0 L
作者: alooha    时间: 2008-3-6 16:51
提示: 作者被禁止或删除 内容自动屏蔽
作者: yangcanhui07    时间: 2008-3-6 23:26
过孔非常的浪费，走线拓扑也没什么讲究，分支很多。SDRAM好像只有一片吧，为什么不把去藕电容和SDRAM同一面呢，地址线上的那些端接的排阻也应该靠近控制器而不是SDRAM。/ E) y, J; K) T# U$ K. ~
FLASH与SDRAM的数据线和地址线都是共用的吧，如果把FLASH与SDRAM摆在一起，一个横着放正面一个竖着放底面，走线会简单不少，如果原理图方面再在那些排阻方面配合改动一下，走线会很顺的
作者: Allen    时间: 2008-3-6 23:40
提示: 作者被禁止或删除 内容自动屏蔽
作者: sean_lwy    时间: 2008-3-7 10:15
感谢两位版主深夜还上线回复,这个论坛是个朋友上个星期天介绍的,我进来看了看,看到了那篇EMC设计交流的帖子,想起去年一个同事曾经跟我说过他在一个QQ群(好像叫专业PCB LAYOUT吧)里有组织在南山开一个EMC交流的研讨会(免费;嘻嘻),问我去不去,当时我想自己并没有获得邀请,贸然前去是不是唐突了些?所以就婉拒了,现在想想实在可惜,哈!
6 w# J/ W  ~- _% ~" D好了,拐弯抹角的攀关系到此打住,还有问题想再请教一番,菜鸟提问,请君莫笑!9 x" E* E& l! v2 J
1.关于去藕电容,放在与于SDRAM同一面的效果与放在不同面的效果有何区别?其电源的路径如何效果更好?是不是如果放在同一面,电源从电源层过来,经过去藕电容再进入SDRAM的POWER PIN效果更佳?. d) m/ u4 H0 j" U' R
2.地址线上的那些端接的排阻其实上一版是没有的,后来为了改善EMC,才又加上去的,据说是为了降低数据信号的幅度,不过我看前后的测试结果比较,感觉作用不大,不知道是不是因为没靠近控制器,还是因为这些排阻只能起阻抗匹配的作用?! O- p( i5 Z& l% [$ S; @
3.走线拓扑需要什么讲究呢?这个问题可能比较广,可否指点一下SDRAM,FLASH,MAIN CHIP之间的效果比较好的走线拓扑?
5 I! P( P; y* \" c9 c4.这次的测试结果导致EMI超标的还有读卡部分的数据信号,以及数字屏的信号;读卡部分据客户说已经解决了,用的也是加大排阻的办法(搞不懂^_^),但出现了其他问题,这个暂不管;屏部分在FPC排线上增加了磁环,也已经解决了,就剩下SDRAM的CLK部分了;请教一个十二分菜的问题,象这种信号的包地,到底怎么样包才正确,即使包正确了会有多大的效果?3 }0 M9 x+ c) C' X, c
5.时钟的匹配电阻旁边并了一个电容,据说是用来组成低通滤波的,为什么没有必要呢?
作者: alooha    时间: 2008-3-8 21:40
提示: 作者被禁止或删除 内容自动屏蔽
作者: sean_lwy    时间: 2008-3-9 22:26
感谢alooha的详尽回复，但对于所提到的 " 图中的地址信号幅度大，明显是末端负载反射引起 " ,这是怎么看出来的？还望不吝赐教！
作者: zihe    时间: 2008-3-11 14:07
针对你某个频率段辐射大的话,你可以考虑加个磁珠.4 R9 [# l  {( S9 K  U/ s
   线路负责反馈引起的话,我想你价格电阻接地应该可以吧,只是个人想法,需要高手确认



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2