EDA365电子工程师网

标题: jitter仿真及解决 [打印本页]
作者: forevercgh    时间: 2008-3-5 10:05
标题: jitter仿真及解决
众多周知，即便最优秀的IC，从设计之初就注定了jitter的存在，环境因素的影响又使jitter变得复杂和不可预知。有效的jitter控制会是一件富于挑战且趣味横生的事情。
- h1 x+ p9 f2 C3 `
  Y# x% L4 }$ ]! V+ ITotal jitter(TJ)可划分为deterministic jitter（DJ）和random jitter（RJ）6 G1 {* Z& i" M

% d2 I% E2 U" t! D, X当然组成DJ的jitter有：(data dependent jitter)DDJ，(periodic jitter)PJ
& n$ x0 j; k# p, S( K- r! }; h4 b4 m$ L" u0 @
DDJ又可分为：(inter-symbol interference)ISI及(duty cycle distortion)DCD5 W/ [  t; C+ B$ u% x0 F
PJ可分为：(sub rate jitter)SRJ和uncorrelated PJ. _  G* \! p, p& m) G. y; O; P
6 q  H4 D# {9 x% Y0 L4 z
RJ的产生是不可预知的，我们的工作应该集中在DJ的产生机理及处理方法的研究
+ h5 Y$ Q3 s5 `6 ^$ j9 z+ n; [" D9 N2 k! W8 _# F3 U' S
问题：（针对于DJ来讲）
( H: m4 g! q+ U: c" A' f1.如何确定各类jitter的产生机理？: `# E: [: a3 K  M, M( i2 X1 X
2.如何有效抑制各类jitter的发生？+ D# {  R8 W* w* Z
3.现有何种仿真软件对jitter分析有一个相对细致可靠的结果？: P0 k0 ?. _+ @3 d
+ H9 Y& M1 c! x, ~
[ 本帖最后由 forevercgh 于 2008-3-5 10:24 编辑 ]
作者: changbin    时间: 2008-4-17 22:10
标题: 同问
希望高手指教  关于各类抖动的仿真 有相关资料最好
作者: zfqlk    时间: 2008-5-10 09:08
RJ的产生是不可预知的，我们的工作应该集中在DJ的产生机理及处理方法的研究PCB论坛$ e5 u. L" Q# I: a4 u
$ e3 @% [8 g& e$ g- N) S
5 C6 i( y( [# `; y% |$ p5 eT% ~' b; F: \: u, D0 Y) V2 P
; z, J$ a: I2 k& Y( K8 _$ A1.如何确定各类jitter的产生机理？
7 f; \* U- d5 h* B2.如何有效抑制各类jitter的发生？EDA365专业PCB设计论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计2 C  R2 C* o( D# I; H0 W& Q$ m3 s
3.现有何种仿真软件对jitter分析有一个相对细致可靠的结果？PCB论坛$ Q) O1 S+ |! M, m% \
8 a' v  {5 p1 u  x: F. j, C
% T) S" w+ @9 [/ S+ C0 _6 b
! z% e% l+ ^! Q4 z7 S- c为什么没有人回答啊 ，急求相关答案
作者: forevercgh    时间: 2008-5-10 09:45
诚实的讲，当初这个问题提的太大了。3 M# C# n9 c1 r( P
试图通过仿真软件来实现jitter的分类剥离也是不合实际的。- b2 Z9 _" y* J# E( L2 ?, a
一般SI软件的仿真器中的jitter成分都是要自主添加了，只是为了尽可能的接近实际效果。
8 |6 y9 }1 g2 U8 A1 |, Z一般的芯片手册中都会讲到其jitter大小，当然，这个jitter是固有抖动，我们是无法消除其影响的。
( X& z  \7 a8 S. A而实际系统可能会受到串扰，反射，EMI等因素的影响引入其他抖动。
6 }. L9 V- O. j' ]
/ e2 F% }5 {5 _深入的了解jitter的产生机理和消除途径事实上应该算是一个技术分支，记得maxim有一篇讲解jitter的文档，不妨搜搜看。
  p9 T: O4 V3 k
$ d: C3 d" ~, g2 R8 ]/ b; m9 e$ W; ~# j+ d, ^
所以最好的办法就是拿实际的示波器来进行probe分析
2 u( q$ s: n3 \- H2 T3 g" s8 C) N/ l# V& B) k; x7 F+ g+ [# r

: X- L3 |1 @2 s2 b5 |; wPS：你的示波器带宽一定要足够，采样频率>=2信号频率9 L9 M# q) E- l7 U8 Q
        你的系统频率是否需要考虑jitter因素
作者: darkradx    时间: 2008-5-10 14:45
示波器带宽选择是否应该考虑f3db而不是2信号频率
作者: forevercgh    时间: 2008-5-10 21:25
2倍信号频率的问题纯粹是从理论上讲的极限。根据Nyquist采样定律，被测信号的最高频率的每个周期理论上至少需要采两个点。不然会造成混叠。# S: f  R  }8 c" K8 E
而实际示波器的的采样频率远不止2倍信号频率，采样频率越大也就意味着采样点越多，那么得到的信号波形可信度就越高。采用线性插值算法，一般需要10个点。所以一般采样率是带宽的4-5倍可以比较准确的再现波形。4 t& M; Z% U, E/ p4 s4 o. W
7 c: k  W# t8 X; ?* v8 M- m
示波器的带宽是以正弦波幅度衰减－3dB的频率点间范围为定义的/ O4 S$ N' j6 B0 F) r7 c5 E

" L4 ?$ t* @- R/ |: J& S7 b[ 本帖最后由 forevercgh 于 2008-5-10 21:28 编辑 ]
作者: stupid    时间: 2010-4-8 12:15
“示波器的带宽是以正弦波幅度衰减－3dB的频率点间范围为定义的”这句话的正确理解是这样的，功率衰减3dB，幅度下降到0.707。其次，需要注意的是频响曲线-3dB转折点的方式，高带宽示波器尽可能的是Brickwall响应，对应的带内是Flat。
作者: stupid    时间: 2010-4-8 12:22
1.如何确定各类jitter的产生机理？) t. t2 g! h+ t% S
这个其实是看格jitter分量的本质，以及是如何叠加（调制或耦合）到信号中去的8 s1 _9 A! O5 m2 Q
2.如何有效抑制各类jitter的发生？
6 ]6 B* N# l. y4 v* F首先jitter的各分量分离出来，然后有针对性的从源头解决。比如Pj，假如是时钟泄漏和电源谐波，则需要分别做好对时钟的屏蔽和EMC工作。( s: F6 p- ]9 w% ~7 B1 V% w* a

' b: v+ p! z+ ?% H( y3.现有何种仿真软件对jitter分析有一个相对细致可靠的结果？) h. M( ]. L( v( t1 x5 M- B5 E6 _2 w
软件仿真总是在理想情况下，但可以仿真极端情况，适合stressed 测试，ADS由于可以和Agilent的众多测量仪器无缝集成，相对要占优。但事实上，完全可以抓取到数据后在任何一个仿真软件中进行仿真。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2