EDA365电子工程师网

标题: 请教SDRAM等长布线? [打印本页]

作者: lzhcqu    时间: 2009-4-28 22:46
标题: 请教SDRAM等长布线?
现在布线布到SDRAM了
' W6 Q0 ?! K6 @7 I想请教下:6 Y# c/ h9 x9 q3 [# t6 K, h2 w& ~
1:数据线、地址线、控制线 哪一组对等长要求比较严格呀?( C7 R- o1 o- U, B& f
2:数据线、地址线、控制线、时钟线 布线的长短关系式怎么样的呀?9 ^* }4 ^& p3 l, s7 L& U7 f
3:DSP到两个SDRAM的数据线 地址线 控制线是在各个SDRAM处等长呀还是两个SDRAM处都要求等长呀?
. a7 f% D% O5 s6 s; M% u1 S    比如D0、D1到SDRAM1,D2、D3到SDRAM2,这样的话是D0、D1相等呀还是要求D0、D1、D2、D3都必须要相等呀?
  t1 v$ N+ P. q    那么地址线 时钟线 控制线也和数据线的要求一样吗?
: p* {% V$ b" W/ v9 g4:在走线中间加的匹配电阻应该记入等长线里面吗?该如何计算?9 N& p- M8 G# |) K' b
5:等长线是引脚到引脚间的长度吗?
作者: lzhcqu    时间: 2009-4-28 22:47
关于这点有太多的疑问了
  z7 N! ^- F) h- n3 ~3 c希望大家多多指点
" j, o. z& k5 G! x3 Y& e谢谢9 D* \( y" L  n  g% p- x
讲的越详细越好
% S, q) ?0 v1 C& [8 ^! d  t谢谢
作者: liqiangln    时间: 2009-4-29 09:14
有太多的疑问,感觉你没有理解芯片的工作方式,建议你还是先学习一下芯片的时序图,要不等你调试的时候也很郁闷。
作者: lzhcqu    时间: 2009-4-29 09:39
有太多的疑问,感觉你没有理解芯片的工作方式,建议你还是先学习一下芯片的时序图,要不等你调试的时候也很郁闷。
- g5 C) x1 D% \" k! \  mliqiangln 发表于 2009-4-29 09:14

; v2 d7 H9 C- W  X" p谢谢
( f; H$ @( l/ f7 }+ d能不能说的详细点呢
作者: _hhh_    时间: 2009-4-29 14:52
本帖最后由 _hhh_ 于 2009-4-29 14:53 编辑 - i( u: r( c9 W& Q
  O7 C" V: A* A9 E) j
SDRAM不需要考虑等长问题,除非你的走线特别长(>4000mil)。别把问题复杂化。而且千万不要认为涉及到高速数字信号就是等长问题!
作者: lzhcqu    时间: 2009-4-29 15:10
SDRAM不需要考虑等长问题,除非你的走线特别长(>4000mil)。别把问题复杂化。而且千万不要认为涉及到高速数字信号就是等长问题!
) c0 S# e# J8 G  I" `_hhh_ 发表于 2009-4-29 14:52

. C& O7 A0 ~. N! a/ j5 `所有的走线都不考虑等长吗?




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2