EDA365电子工程师网

标题: DRC时出现以下错误 [打印本页]

作者: elmma    时间: 2008-3-2 11:10
标题: DRC时出现以下错误
Checking for Invalid References
% d( ]/ Q9 Y/ x9 I' uERROR [DRC0026]   This reference has already been assigned to a different package type. U2:  SCHEMATIC1, EP2C20 BANK1 AND BANK2  (4.00, 2.10)
/ u3 g0 d! e. G8 FERROR [DRC0026]   This reference has already been assigned to a different package type. U2:  SCHEMATIC1, EP2C20 BANK1 AND BANK2  (9.70, 2.00)
# J6 i4 K1 b# L* {% J$ _1 |4 }9 X' B' TERROR [DRC0026]   This reference has already been assigned to a different package type. U2:  SCHEMATIC1, EP2C20 BANK3 AND BANK4  (9.80, 2.10) , K- e! }. ~5 c, ?+ l# X( S  d/ c9 s2 }$ }
ERROR [DRC0026]   This reference has already been assigned to a different package type. U2:  SCHEMATIC1, EP2C20 BANK3 AND BANK4  (4.40, 2.10)
; G5 f5 j! l9 x; O/ ?  x* K4 ZERROR [DRC0026]   This reference has already been assigned to a different package type. U2:  SCHEMATIC1, EP2C20 BANK5 AND BANK6  (2.60, 2.30)
' ]: G; m/ M6 P2 s/ X. L4 n; ^: A& {% MERROR [DRC0026]   This reference has already been assigned to a different package type. U2:  SCHEMATIC1, EP2C20 BANK5 AND BANK6  (8.00, 2.30) $ k9 }) E4 I4 B4 M+ a( Q4 U
ERROR [DRC0026]   This reference has already been assigned to a different package type. U2:  SCHEMATIC1, EP2C20 POWER AND CONFIG  (2.30, 1.40)
% I+ u2 @1 Q. U9 Y& L$ XERROR [DRC0026]   This reference has already been assigned to a different package type. U2:  SCHEMATIC1, EP2C20 POWER AND CONFIG  (4.40, 6.40)
7 v5 G) h- g8 Y# Y# k! f我调用元件的时候操作方法一样,但只有BANK7 AND BANK8 没有报错,其余几个都报错了.7 Z' b* R0 L+ E# W2 x/ h1 }$ x2 s
还有就是我在多页原理图中使用分层端口符号,结果报错:
& @/ Y5 S. w. H7 oERROR [DRC0003]   Port has a type which is inconsistent with other ports on the net DRAM_CKE:  SCHEMATIC1, EP2C20 BANK1 AND BANK2  (2.70, 4.80) ! m  Z' Q8 u3 \) k$ p) {
我是在一个电路图上设置端口为output,另一个图上则为input,结果就产生上面的错误,改成一致的就没问题了,但我不明白的是,从原理上说不是一个input,一个output才连接正常吗?为什么都是input或output才可以?我看网上下载的原理图也是一个input,一个output?' @+ q, y+ `: [; g) h
不知道怎么办了' w9 w  s$ J: A/ o; Y3 W9 {
请教大家怎么修改啊.谢谢了' |) ]# c8 \1 M9 {- p: h" S' ?6 v
" D$ ?; _0 e8 F( Y* |2 X3 r/ T
[ 本帖最后由 elmma 于 2008-3-2 13:36 编辑 ]
作者: jason    时间: 2008-3-2 15:18
上传个原理图看一下!
作者: elmma    时间: 2008-3-2 15:50
上传的原理图,.我现在把端口都改成一样的

DE2.rar

607.29 KB, 下载次数: 65, 下载积分: 威望 -5


作者: elmma    时间: 2008-3-3 10:37
知道的麻烦给点意见,折腾好久了,一点头绪都没.
# t- z0 n+ Z& x. P! ~+ {谢谢啦
作者: numbdemon    时间: 2008-3-3 13:00
原理图问题比较多,这里只回答有关DRC错误的原因
0 X4 c% r) b$ w3 p你自己把所有U2的part都看一下, 原理图中U2各个部分调用的source package不一样,有的是"EP2C20_31"有的是"EP2C20_29"等等,也就是说根本就不是同一个元件。再画一遍吧+ a, Q# }# `* D2 N
, b4 I1 n9 J; y+ ~9 o! y
另一个问题是关于Port, 请牢记:
9 L- g' v# D' Q  `port只针对层次式原理图才有意义,在平坦式原理图中出现port虽然不影响电气连接(事实上也没有错),但是DRC肯定有问题。像你说的两端口都改成input才能避免DRC标记,但是理论上又说不过去。
: r9 \% i7 f  m2 k; C4 y4 V( M建议平坦式电路图都使用offpage connector作不同页面之间连接,这样才不会DRC出错,input/ouput类型也能匹配
9 r0 T# e2 q5 R最后一句,尽管你图上port有问题,但是不影响电气连接,也就是不影响网表,不影响layout。所以,就睁一支眼、闭一只眼就当没看到吧3 w' T0 B  }- _+ Y& {+ B
4 r' m( _; ?7 e& w* A1 o5 X3 j
[ 本帖最后由 numbdemon 于 2008-3-3 13:43 编辑 ]
作者: elmma    时间: 2008-3-3 15:28
我之前也是一样调用的,奇怪啊.现在我重新画了一遍后就好了.7 t, K. E+ f% \. Z
谢谢版主,原来看那个就知道是不是用的同一个元件.晕.我都不知道.
作者: Allen    时间: 2008-3-3 15:30
提示: 作者被禁止或删除 内容自动屏蔽
作者: wanghf    时间: 2008-9-1 17:31
标题: numbdemon版主请不吝赐教。
我用capture cis 画的层次式原理图,结果也出现了上面的问题,可是我没有把元件分成多个部分,不存在调用的问题呀。请您帮我看看到底是怎么回事呀?这个图的DRC这么我好几天了。
* t, ~; g9 q, P" N% ~3 _, Y8 J4 x; Z您有邮箱吗?我把设计发给您。多谢了。




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2