会做等长的你可以在闲余时进来试试

袁荣盛 · 发表于 2009-4-18 21:33

本帖最后由袁荣盛于 2009-4-18 21:40 编辑

要求BUS中的一组net的不同段遵循不同的约束规则
并且实际拉线时Allegro会自动遵循你所设定的规则来走线

加油吧各位！！！

31330023 · 发表于 2009-5-6 11:10

本帖最后由 31330023 于 2009-5-6 11:16 编辑

控制串绕嘛,建BUS提取拓扑就不写了,先给BUS写最小线距10mil,这个容易, 然后进sinXP提取拓扑,在Max Parallel选项下控制,如图设置,设完后updata CM,打开DRC(max parallel选On)

---------------------
没有注意到最后有变线宽的,如果要控制线宽则只有设T点了,如果线宽不变只控制线距则可以不设T点,用上面的方法最简单!

hallen_jumper · 发表于 2009-5-6 09:24

我基本按步骤来的,如下
1

2

3

4进行Xsigplorer后,copy TL1后如下,没T点

5忽略掉T点的不出现继续设置,对于这一步的设置不知道用意何在

6最后的结果是

,不知道是哪里有错误了,反正T点就是出不来,我所用的版本是15.5,
PCB中的图

PP2008 · 发表于 2009-4-28 20:54

看看附件文件是否有所帮助

shao_zetang · 发表于 2009-4-21 15:24

kankan

cherry5767 · 发表于 2009-4-20 21:42

由于今天培训，白天没时间将图传上。
现补上
1、长度设置
打开cmgr，找到下图中的选项，

然后在右面的列中，标示出来的即为最大和最小走线长度

2、线宽、间距的要求
可以再cns中添加新的走线physical和spacing规则。然后将相应的网络添加到该
规则中去。（千万不能忘了在cns中设置规则的优先级）

su54 · 发表于 2009-4-20 20:21

LS的同仁，楼主已经说了是点到点，一条net上就一对pin pair，只要解决了一对pin时的不同长度的设置，其他的就好说了！

oulen · 发表于 2009-4-20 19:01

如果是pin到pin的点，那就直接用Xnet不就行啦，直接设置pinpair吧，楼主

hallen_jumper · 发表于 2009-4-20 16:55

按楼上的步骤进行，发现在sigxplorer中copy TL2后，连线无法生成T点，是哪里设置不对会出现，是不是和版本有关

252631 · 发表于 2009-4-20 10:44

参考附件。o(∩_∩)o...

袁荣盛 · 发表于 2009-4-19 21:43

问题提的挺好
点到点的拓扑结构
9# su54

su54 · 发表于 2009-4-19 20:40

LZ所说的一段一段的长度是指一条net就两个pin时还是有很多pin

袁荣盛 · 发表于 2009-4-19 19:18

楼上的做法对于简单的拓扑网络
或者说为了实现一个试题是可以实现的
但缺少灵活性，不便于实际操作
并且会影响其他的走线网络，所以可以说是不可行的

vincent_xiao · 发表于 2009-4-19 18:08

要画Area区域，根据不同的区域设计相关的走线规则

252631 · 发表于 2009-4-19 10:29

是不是要增加T点，然后设置？

cherry5767 · 发表于 2009-4-19 09:16

1.线长:cms中有个最大最小线长的设置.应该是在time里
2.线宽和线间距也有设置
由于在外面,没装软件.无法截图.等回家截图在传上来

		自动登录	找回密码
密码			注册

会做等长的你可以在闲余时进来试试

评分

评分

评分

推荐内容 /1