EDA365电子工程师网

标题: 请教，磁珠对信号上升时间的影响 [打印本页]

作者: arsh1314 时间: 2009-4-14 20:41
标题: 请教，磁珠对信号上升时间的影响
笔记本的VGA信号上升时间过长，与标准相比差了一个数量级，测试磁珠两端的信号，磁珠前端的上升时间是1.3ns，磁珠后端就为19ns左后。请问是怎么回事，有什么改善的办法，非常感谢！

作者: liqiangln 时间: 2009-4-15 10:43
你可以选择磁珠参数阻抗小一些的，比如你现在选的是100M@100 Ohm, 你换个100M@ 30 Ohm，或50M@100 Ohm
说点原理，就是信号中的高频分量被磁珠吸收了，本来你应该选个高通的，结果你选个低通的。

作者: forevercgh 时间: 2009-4-15 11:48
磁珠就是一低通滤波器。
你的磁珠的频点选的太低了，造成高次谐波被filter了

作者: Allen 时间: 2009-4-15 16:35
提示: 作者被禁止或删除内容自动屏蔽

作者: arsh1314 时间: 2009-4-15 23:26
很感谢各位！！现在问题基本得到解决，把磁珠参数阻抗换小了，上升时间在3ns左后，符合要求。对EMI的影响会很大。

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)