EDA365电子工程师网

标题: 关于wiring的几个约束的含义 [打印本页]
作者: hehuayumi    时间: 2009-4-2 14:30
标题: 关于wiring的几个约束的含义
在Constraint Manager 中的Net>Routing>Wiring中，、Stub_Length、Max_Via_Count、Max_Exposed_Length，
; [& w+ ^5 S' |  O' A2 rStub_Length指的是不是当这条线打过孔的时候最短的长度？4 z% T+ J9 l+ V8 I- ]' I9 o
Max_Via_Count是不是这条线上最多的过孔数？
8 {0 ^4 j. _; N8 m9 t$ tMax_Exposed_Length是不是暴露在TOP层的最长长度？这3个约束能这样理解么



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2