EDA365电子工程师网
标题:
verilog一个语法，不知道是怎么回事
[打印本页]
作者:
lihongfei_sky
时间:
2009-4-2 10:08
标题:
verilog一个语法，不知道是怎么回事
s_out<=x?data[tp[4:0]]:s_out;
, d" L V3 J" j2 x
reg [4:0]data
" A) n7 ^- Q: F( N
reg [5:0]tp
+ v5 y/ \, \: n c5 u% D
reg s_out[4:0]
1 a" o7 V9 E+ r* X- \ w
reg x
9 n" c2 {$ m1 u( j
不知道data什么意思，
作者:
zyunfei
时间:
2009-4-2 14:36
本帖最后由 zyunfei 于 2009-4-3 09:11 编辑
6 s2 k# Q% Y$ Y% P0 \. d* q
2 C9 Q7 D. }$ [4 ~" [' F H5 R
我也是刚刚开始学不知道说的对不对，不对的请知道的指正！
2 E' h9 b+ X: @
& P9 H7 {* K- s3 O* i7 u$ J3 R
data是数据啊！[4:0]data 表示data0，data1，data2，data3，data4五个数据
X9 F$ S2 [2 i! ?
( N4 m6 G# C" o# z$ S+ w" w
! b2 A' E& V( |& y) u
我想我上面说的是有问题的 今天看了看V的语言，他说的意思是DATA有5个位！
作者:
flyingwxj
时间:
2009-4-2 15:26
楼主的问题问的不明不白。s_out<=x?data[tp[4:0]]:s_out;这句只是一个简单的二选一。
作者:
lihongfei_sky
时间:
2009-4-2 16:29
data是数据，但是里面有个tp[4:0],tp[4:0]表示了5个值，
2 S+ i7 Q7 G) s2 x: h: w% k: p2 V
这就是形成了data[tp[0]..tp[4]],难道，这个结果是s_out<={data[tp[0]],..,data[tp[4]]},这个就不知道了
作者:
flyingwxj
时间:
2009-4-2 17:59
你应该是搞错了，你可以综合一下试试，完全没有意义
作者:
lihongfei_sky
时间:
2009-4-3 10:41
我试过了，可以的，那个具体意义是data【值】
作者:
我为谁狂
时间:
2009-4-15 13:35
s_out<=x?data[tp[4:0]]:s_out;
" _4 J* f+ b# f5 Y( t& e8 M
4 X0 R8 b/ m& O0 J3 k1 n
tp[4:0]是指tp的低四位的值
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2