EDA365电子工程师网
标题:
verilog一个语法，不知道是怎么回事
[打印本页]
作者:
lihongfei_sky
时间:
2009-4-2 10:08
标题:
verilog一个语法，不知道是怎么回事
s_out<=x?data[tp[4:0]]:s_out;
$ |( _* }. |' E
reg [4:0]data
& k) M/ I( V( t
reg [5:0]tp
' @ \& E( p+ e3 Y( a$ }" j
reg s_out[4:0]
0 c/ b" c' G7 V% a/ |' r/ z
reg x
& H3 a5 s, D4 @
不知道data什么意思，
作者:
zyunfei
时间:
2009-4-2 14:36
本帖最后由 zyunfei 于 2009-4-3 09:11 编辑
' C5 _5 {( I: a% \4 M
, c+ B8 r1 K! l# G
我也是刚刚开始学不知道说的对不对，不对的请知道的指正！
+ X' c4 H' W/ u# S" w
w1 F4 A" l2 p3 `, O
data是数据啊！[4:0]data 表示data0，data1，data2，data3，data4五个数据
. X" T5 u2 p; S) j
/ w/ ]. i7 o" H/ `: K
/ Y: p$ q) N4 D* E8 u
我想我上面说的是有问题的 今天看了看V的语言，他说的意思是DATA有5个位！
作者:
flyingwxj
时间:
2009-4-2 15:26
楼主的问题问的不明不白。s_out<=x?data[tp[4:0]]:s_out;这句只是一个简单的二选一。
作者:
lihongfei_sky
时间:
2009-4-2 16:29
data是数据，但是里面有个tp[4:0],tp[4:0]表示了5个值，
3 e3 ~: |6 ^8 b) I& x' |% z& W
这就是形成了data[tp[0]..tp[4]],难道，这个结果是s_out<={data[tp[0]],..,data[tp[4]]},这个就不知道了
作者:
flyingwxj
时间:
2009-4-2 17:59
你应该是搞错了，你可以综合一下试试，完全没有意义
作者:
lihongfei_sky
时间:
2009-4-3 10:41
我试过了，可以的，那个具体意义是data【值】
作者:
我为谁狂
时间:
2009-4-15 13:35
s_out<=x?data[tp[4:0]]:s_out;
: B+ g5 m1 G1 ]) j5 x
# z& E; |% Q4 y% ]$ x, o8 g) p
tp[4:0]是指tp的低四位的值
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2