EDA365电子工程师网

标题: DDR高频电路怎么样控制EMC,EMI呢 ? [打印本页]
作者: fyq176017    时间: 2009-3-27 08:39
标题: DDR高频电路怎么样控制EMC,EMI呢 ?
DDR高频电路怎么样控制EMC,EMI呢 ?走线规则是什么？那些需要走差分先，那些需要走等长线的呢？
作者: shiningstars    时间: 2009-3-27 09:50
这个很关键，我一个同事最近就被DDR的EMI搞死掉了，120M主频，480M超标，走线都是等长线，而且时钟都是包地（当然地线上打了很多孔），想了很多办法都搞不定，目前怀疑是阻抗匹配出了问题！其他高手还有什么招，救救他吧！！
作者: liqiangln    时间: 2009-4-1 15:49
如果能确定是DDR的问题话，首先要确定是不是，比如DDR降频，看EMI的谐波是否还是跟DDR的频率吻合。
1 y( a3 T, l$ k+ _$ C7 w' c如果确定话，也可能不能确定。
- a4 j7 C4 T1 x1 mDDR如果出现EMI的话，叫无规则EMI，就是总线EMI，频点复杂不好处理。不过比较简单的方法，就是看信号的过冲是否很大，过冲大，含有的谐波能量就大，容易产生辐射。最好信号线上串有电阻，用来抑制。如果上拉到VTT电源，VTT电源在pin处也需要下拉电容1nF.如果能给出一些测试信息大家可以帮你看看！
作者: grant6168    时间: 2009-9-8 18:42
用機構解
作者: evatan    时间: 2009-9-9 16:10
单单需要注意是没有用的，要看实际设计才能讲清楚: h0 |7 m7 W: [+ M
我看过DDR2的布线中竟然有几条数据线线宽从0.075变到0.1MM2 K: _  Y0 H4 n
数据线为了等长绕了个弯（非蛇形布线）" L. y8 g$ a+ v- G9 T1 X
什么九七十八弯的走法都有
) d! t. V1 N. k) z! t( a0 J# m最厉害的竟然是这板子过了FCC的EMC% s$ R: f0 c; k- Q0 n
我吐血了
作者: dzcn_hh    时间: 2009-9-18 10:21
单单需要注意是没有用的，要看实际设计才能讲清楚
1 M* N* u9 p2 v1 M7 D0 C; p+ s我看过DDR2的布线中竟然有几条数据线线宽从0.075变到0.1MM
: a3 y! {1 C4 `; G数据线为了等长绕了个弯（非蛇形布线）
5 ~/ h7 s9 L) N6 T9 R什么九七十八弯的走法都有- X, Z# {5 Z7 D; v3 z
最厉害的竟然是这板子过了FCC的EMC ...7 C- `/ l; E# d1 }; n
evatan 发表于 2009-9-9 16:10

. {- z, N& G" ^7 Y4 O1 R这个很正常，特别是一些工控板的DDR都是这样布的
作者: hnwcwtyq    时间: 2009-10-14 21:06
怎么不发一点东东上来看一下呢！那样才明白多了！
作者: asp00    时间: 2009-12-23 20:34
测试一下信号是否有串扰、过冲...
作者: honejing    时间: 2009-12-23 20:54
注意總線阻抗匹配。0 r- s9 Z% f3 j
注意電源走線及去偶位置。
0 [* l( K7 }+ v注意信號回流是否完整。
作者: ieracll    时间: 2010-1-6 09:33
回复 2# shiningstars 7 W1 Q! B3 D0 }
( o- r% R0 K# l) r, x( n- B

2 X: w2 ~, j3 U% c    现在是什么结果？说出来大家学习下啊
作者: newzyf    时间: 2010-2-19 01:34
数据线和时钟线上串排阻，可以调整emi
作者: wesnly    时间: 2013-12-31 17:25
shiningstars 发表于 2009-3-27 09:50  c! }1 f( r4 D
这个很关键，我一个同事最近就被DDR的EMI搞死掉了，120M主频，480M超标，走线都是等长线，而且时钟都是包地 ...
% l8 n1 H3 H+ n% n
上屏蔽罩
作者: wbm03yd2    时间: 2014-3-28 10:56
这方面还欠缺  还得好好跟大家学习
作者: EDADQP    时间: 2014-5-13 13:48
地址和数据线的参考平面是什么？
作者: whdstv    时间: 2014-5-13 16:39
可能是参考平面没处理好
作者: EDADQP    时间: 2015-3-13 13:50
当原理图和layout都基本没有设计缺陷的时候，也许可以看看是不是 CPU内软件设置出了问题.这也是一大隐患.
作者: yp8282092    时间: 2015-3-13 17:58
欠缺需要学习
作者: 古莘    时间: 2015-3-14 22:32
线走内层、表层铺地，打地过孔，时钟线串电阻！
作者: 沙漠风铃    时间: 2015-3-15 09:03
不错的DDR3的layout指导，可以详细研究一下/ n; J& V- x: F8 X/ |2 L
2 A, g* ^$ Y. {# x; v

tn4113_ddr3_point_to_point_design.pdf

691.85 KB, 下载次数: 29, 下载积分: 威望 -5

作者: liangyw_015    时间: 2015-5-17 11:48
值得借鉴



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2