EDA365电子工程师网
标题:
关于输出阻抗求助！！！
[打印本页]
作者:
wanted
时间:
2009-3-24 12:00
标题:
关于输出阻抗求助！！！
小弟在做一个SPARTAN3E的板子，上面有一片DDR需要做阻抗匹配，请问我怎么去知道芯片的输出阻抗呢？希望大侠们给说下我完整做这个阻抗匹配全过程？
作者:
forevercgh
时间:
2009-3-24 20:41
spartan3e xilinx都有提供IBIS model，看模型的V/I特性曲线就知道输出阻抗了。另外你也可以加载model后在SQ或hyperlynx中查看输出阻抗。
; o) {- N( E$ C
至于DDR的阻抗匹配，一般是在串阻（一般靠近DDR，多用来一只overshoot，并非通常的源端串阻匹配）+并联端接至DDRVTT
% y( z) X0 }6 B
关于DDR的layout guide，你的DDR厂商一般都有提供。
作者:
forevercgh
时间:
2009-3-24 20:42
spartan3e xilinx都有提供IBIS model，看模型的V/I特性曲线就知道输出阻抗了。另外你也可以加载model后在SQ或hyperlynx中查看输出阻抗。
' L. ?/ s, l" `' U
至于DDR的阻抗匹配，一般是在串阻（一般靠近DDR，多用来一只overshoot，并非通常的源端串阻匹配）+并联端接至DDRVTT
. n) u6 M& j$ W( J$ `
关于DDR的layout guide，你的DDR厂商一般都有提供。
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2