EDA365电子工程师网

标题: 在电源层，同网络的过孔有的可以连在铜皮上，有的则被隔离了高手请指点,有图 [打印本页]

---

作者: jackmo    时间: 2009-3-20 18:53
标题: 在电源层，同网络的过孔有的可以连在铜皮上，有的则被隔离了高手请指点,有图
在电源层，同网络的过孔有的可以连在铜皮上，有点则被隔离了，这是为什么

如图所示：
6 W; x8 z. y5 A8 [3 [/ E: W过孔和绿色的电源层是同一网络，但为什么被隔离开了呢，

via.jpg (9.92 KB, 下载次数: 0)

下载附件  保存到相册

2009-3-20 18:53 上传

---

作者: jackmo    时间: 2009-3-20 18:57
报错，

VIA2.jpg (4.85 KB, 下载次数: 0)

下载附件  保存到相册

2009-3-20 18:57 上传

---

作者: jackmo    时间: 2009-3-20 18:58
以上绿色层，是中间的电源层

---

作者: soul24k    时间: 2009-3-20 20:03
查看你的过孔的属性是不是不对

---

作者: jackmo    时间: 2009-3-21 09:08
谢谢：soul24k
; b/ f) b1 c3 ?% H. w& x& r你具体指什么属性

---

作者: soul24k    时间: 2009-3-21 10:49
如下图所示

1 H9 e- I# H* D9 E& v+ s8 p检查提示
; c' M1 q) ^; D& h
加上后没有发现提示
& }! W. P: \/ C) _

---

作者: jackmo    时间: 2009-3-21 11:23
查看过孔属性发现如下图的
, I# M* V0 K; k+ {( U4 ^( P的：plane THermal  没有打勾
# i# \1 F& m6 B* |，而我查相同网络的另外的过孔是打了的，

4.jpg (24.97 KB, 下载次数: 0)

下载附件  保存到相册

2009-3-21 11:23 上传

---

作者: jackmo    时间: 2009-3-21 11:29
我查到的属性如下，Plated  选项是反白选中的，
如图，不知是否可以，

5.jpg (53.29 KB, 下载次数: 0)

下载附件  保存到相册

2009-3-21 11:29 上传

---

作者: jackmo    时间: 2009-3-21 11:32
不过我手工打上如图所示的
的plane THermal的勾后，再重新用：pour manager一下就可以连起来的，这是为什么呢，

3.jpg (23.04 KB, 下载次数: 0)

下载附件  保存到相册

2009-3-21 11:32 上传

---

作者: jackmo    时间: 2009-3-21 12:07
1.你选中那个过孔.
/ b5 Y$ x& K. _9 J0 H
; o6 x' v- Z& m: ]2.按CTRL+Q.
3.把Plane Thermal打上勾．;
- k: _2 [5 F+ r0 [. d8 z* S4.重新敷铜就ＯＫ了．
+ _( l( G& a2 C" h! D* W4 I' @
有朋友这样可以，，，可这是什么原因引起过Plane Thermal的勾不见了呢？（原来是有的，后来改PCB一个元件的封装后就出现如上面的现象了）

---

作者: xingpd    时间: 2009-3-23 09:19
我也碰上过同样的问题，我是在插脚电容上发现的，当时是用另一个连同的封装替换才解决，
谢谢楼主的分析提醒，现在知道怎么改了，但还请高手解释原理。

---

作者: jackmo    时间: 2009-3-24 09:38
soul24k

$ q+ E& i4 f$ h2 j4 g* O1 v* [请帮分析原因

---

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)

Powered by Discuz! X3.2