EDA365电子工程师网

标题: 附图是一个用示波器抓的一个液晶驱动的时钟信号与CE信号 [打印本页]

作者: mengzhuhao    时间: 2009-3-18 11:20
标题: 附图是一个用示波器抓的一个液晶驱动的时钟信号与CE信号
附图是一个用示波器抓的一个液晶驱动的时钟信号与CE信号
1 I! G# v) s4 w/ P! S) i前8位是引导码41H,在最后一位引导结束后CE成高电平. D" x' Y; x8 u
此时clk会保持一段时间高电平; O2 E. G* M. X9 e7 I) @, w7 t
后续就是数据+控制码了 一共156+4=160个1 H  c! n7 e% Z- a  K
有些不清楚的地方就是2 B0 a5 H2 q  [. T8 b
在数据传输过程中为何是3个短脉冲+1个长脉冲?这是基于啥考虑?

print_00.JPG (136.66 KB, 下载次数: 0)

print_00.JPG

作者: Juger    时间: 2009-3-18 22:42
我是外行人,说说自己的看法
7 R+ X0 M$ O, G下面是我看到的CLK信号
) j  U! k# S/ q4 O: H* ?% o( d0101 0101   0101 0101   1101 0101   1101 0101 1101 0101 1101 0101
7 a7 f, E& d7 E) D即3333 B3B3 B3B3 B3B3 B3B3
$ i1 A5 `% p% b没有看到楼主所说的引导码41H
2 b. L$ e" g4 R$ e3 j
: B( h3 Z: E2 H5 w4 v8 z我的分析是之前总线处于休眠节能状态# a3 f; f* @# L  |# y5 K. f
最初的3333是为了唤醒芯片并同步,这16位信号结束后CE(Chip Enable)变为高电平,芯片使能
. l" w' A2 f# j/ i+ i% [- j8 X之后CLK每次以连续的2位高电平作为起始位,高低电平交替作为时钟信号!




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2