EDA365电子工程师网

标题: 附图是一个用示波器抓的一个液晶驱动的时钟信号与CE信号 [打印本页]
作者: mengzhuhao    时间: 2009-3-18 11:20
标题: 附图是一个用示波器抓的一个液晶驱动的时钟信号与CE信号
附图是一个用示波器抓的一个液晶驱动的时钟信号与CE信号, H  V3 \8 [* {1 W/ J7 c, S6 e% _
前8位是引导码41H，在最后一位引导结束后CE成高电平
  }8 E( y( |4 x0 N% h此时clk会保持一段时间高电平
2 e: e+ [% q  N) D$ l$ h8 \2 W后续就是数据+控制码了 一共156+4=160个! a! c$ R$ f- n$ U4 P/ w! r6 T
有些不清楚的地方就是
" @! L* e) e& |2 g0 G- d' Y4 M5 K在数据传输过程中为何是3个短脉冲+1个长脉冲？这是基于啥考虑？

print_00.JPG (136.66 KB, 下载次数: 0)

print_00.JPG
作者: Juger    时间: 2009-3-18 22:42
我是外行人，说说自己的看法
* q  t. @$ l  U. I# R  |下面是我看到的CLK信号2 Q& L% u1 S1 ^) l, `
0101 0101   0101 0101   1101 0101   1101 0101 1101 0101 1101 01018 e0 M7 P! V4 j! ?' P; q& T3 K2 E0 \8 b
即3333 B3B3 B3B3 B3B3 B3B36 e, `$ E" Q4 d" j! s7 ?- M, I% q
没有看到楼主所说的引导码41H
% a/ r  C7 \. V& u8 J# z6 y* c
- g9 e: U' {3 p7 ~2 w' A我的分析是之前总线处于休眠节能状态- I, q" O' L% b$ ?/ F; ~  C
最初的3333是为了唤醒芯片并同步，这16位信号结束后CE（Chip Enable）变为高电平，芯片使能0 p! P  C6 L' h4 C$ c
之后CLK每次以连续的2位高电平作为起始位，高低电平交替作为时钟信号！



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2