EDA365电子工程师网
标题:
allegro铺铜问题
[打印本页]
作者:
mn19842008
时间:
2009-3-12 17:29
标题:
allegro铺铜问题
遇到个问题 问问大家
0 o1 o: Q( t; `$ W/ o) g4 w. K h7 ]
allegro在铺铜时候
9 k- A6 i) ]0 m0 b* ?6 ~6 E
gnd和power层都会用anti each线进行分割
8 D9 z6 A7 Q# Z; E- L
我看到很多板子
" E8 ]4 u8 `/ k, K* H
anti each线会沿着板边的rout keeping 画个的圈
+ `# Y% k5 d; w3 x
然后再在里面分割
( M* B9 [2 z3 o: p0 W
% _9 ]4 f1 c. {9 d7 h/ Y' B$ |4 u$ A
想知道 如果不画这个外面的这个线
) ^& Z" s/ g @2 K6 M! }+ x9 d
直接在里面画线分割可以吗？
0 b1 ~# o" h! J" [5 v5 M$ c
会有什么影响么？
作者:
deargds
时间:
2009-3-12 17:32
直接画OUTLINE与ROUTE KEEPIN就可以了。
作者:
mn19842008
时间:
2009-3-12 18:00
3Q
作者:
RiverSnail
时间:
2009-3-12 18:02
他需要你使用anti-each将你所有的铜皮分割成完成闭合的一个个区间，然后分别为各个区间附铜皮属性，如果你没外框，那你的铜皮的边界都不知道在哪儿，怎么给你的铜皮赋值呢？
作者:
mn19842008
时间:
2009-3-16 09:59
貌似 会默认把keep routing 当成边界
5 P( Z3 _5 G7 V3 W( M* _ C7 W& M# S
不知道这样是不是就不要画外框了？
作者:
wlkl
时间:
2009-3-26 14:35
最好是沿着板边画anti each，定义好line的宽度，以控制铜皮到板边的距离。
+ U5 d7 U5 ]2 E- u
例如：power层和GND层的anti each宽度不同，更方便做到20H原则。
作者:
deargds
时间:
2009-3-26 15:34
负片层不需要内缩时，可以不画。
作者:
superlish
时间:
2009-3-26 19:50
手动铺铜可以不画 用那个Split Plane 就要吧
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2
3Q