EDA365电子工程师网

标题: 关于等长线的问题 [打印本页]
作者: lzhcqu    时间: 2009-3-9 14:44
标题: 关于等长线的问题
我的板子有64根数据线
+ w* }4 u, I* T& G8 p" d在top层不能完全布通 需要把其中一部分布到内层# S( q! z) J$ L; p( A% k
这样走内层的线每根至少要两个过孔
1 N$ [" v: p  v$ j请问这样布等长线的话过孔的长度可以忽略不计吗
) j6 G9 C7 J' W0 i9 c! l$ z而且内层的信号速度和top层的信号速度不一样
8 I, c" p0 B1 L3 w0 [/ c2 |/ v那么改如何做到数据线等长呢( A3 H0 {; {  _, N

; J+ d: X/ x) k2 m/ t请各位帮个忙指导一下
  ]. q, O0 l$ [谢谢了
作者: vikingrex    时间: 2009-3-9 15:10
而且内层的信号速度和top层的信号速度不一样; e7 e9 s! c$ U# O
那么改如何做到数据线等长呢, C6 n5 u* Q) W  m" z
————————————————————————
. R5 ^6 J+ z% {这点我也想知道。
6 d. Q7 k& Y% s) B- [$ p0 Y( o9 e2 j- ~
另外，100Mhz的SDRAM的布线要求应该不是太苛刻吧，只要使SDRAM尽量靠近CPU，时钟线尽量短，布线随便布就可以。跑起来就没问题。（SDRAM是100MHz的情况。）- \( c) J& W  n; ]: p: t- S1 }! C! G# Y
过孔应该可以不可虑。但是如果考虑的话，应该如何计算？! Z, j6 y9 A! F) J) _
同问。
作者: lzhcqu    时间: 2009-3-9 17:20
高手来指导下呀
作者: jesuswilliam    时间: 2009-4-12 09:07
过孔对上升时间的影响，差不多也就十几二十皮秒，对于这个速度的可以不考虑了。对阻抗倒是影响大些
作者: yucen007    时间: 2009-4-15 17:42
???????
作者: richedy    时间: 2009-4-26 01:14
一般情况下，一个过孔等于2~3MM的长度。SDRAM，DDRI，LAYOUT时可以不考虑。
( O8 g3 H" L8 W# F! m但DDRII，DDRIII需要考虑。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2