EDA365电子工程师网

标题: 小问题大不良，细节不注意全局出问题 [打印本页]

---

作者: admin    时间: 2019-9-27 15:12
标题: 小问题大不良，细节不注意全局出问题
文 | 王辉东
风未起，云没动，赵理工的心中却是风起云涌。
) t: |% L) Z" {5 `* q& B! K6 D

- k! I( P- D7 r“嘀嗒”这已是手机微信第五次响起，工作中的赵理工匆忙中拿起手机点开微信，看到是在B设计公司上班的发小张扬发来的信息：


“赵，今天真倒霉，上次给客户设计的板子，制作100片，贴装完成，测试后有30多片地电短路，我这么优秀的设计，怎么会有这么多短路……”
( _/ Q* j& D4 l4 R% V  n
. {: [* S! z: Z& y- w1 T* G7 V
赵理工信息没有看完，心中就有无名的怒火在窜动，他和张扬虽然不在一个公司上班，但是发小的设计能力他还是很清楚的，除了细节有点毛躁外，那技术还真不是盖的。这是什么焊接厂，贴装水平真心说不过去，怎么能做成这样子呢。
- C  A7 J+ I, i" N: e& p9 I
7 `  P. z: E* F4 j. ~3 n
0 c% L% N$ |, T4 D& T赵理工真心替张扬打抱不平，是时候让工厂提供8D报告了，是时候让他们清醒一下了。


$ N7 _  ^. _6 W8 g" e" j7 L  n 当初看着如烟哭的梨花带雨，赵理工突然想到了设计部女博士曾经说过的话语，偷偷的用微信发到如烟的手机。

# r5 m: u" K# _) @7 Q. l
看着你哭的稀里哗啦，
/ E$ s1 N& s5 W$ O! a9 P* X我没敢讲话，
我们都一样，
撑着这不容易的缝隙，
3 G; d' G) L, J* ]2 d+ D/ k6 Z活在这不容易的年纪。
6 l$ M. G& l; Z
  ?: N. p3 n. s
如烟，
& E9 b' C# D) H6 n7 `忘记已有的痛苦，
4 a: s2 y) P! h记住本有的快乐，
活回我们自己，
做不一样的PCB.
请不要啜泣，
若你流泪，
8 A2 I) D% e  v' I9 L湿得是你的脸，
伤的是我的心。

2 b  e% e0 d9 Q! R
/ Y& O" V/ I/ K- N相信榜样的力量，
我来做设计，
咱们一起看看什么是奇迹。
收到信息，林如烟没有理赵理工。
女孩子总是矜持的。
) C/ Z; H& A  h9 m% L赵理工心道，
你今天对我不睬不理，
我明天还来找你。
0 b6 V! ~* M* w0 Y

  g. Y; j2 B) a5 Y: i 赵理工确实很牛气，这几天正在做一个PCB设计。


. w7 s$ S) [8 J; V/ Z2 c3 F: t* k明天他就要投板了，等着见证奇迹，带着如烟一起宵夜，一起笑语……

" Z$ s: [! N! b7 l; I! `7 L' |6 i6 }
晚上的时候，张扬回复微信说工厂的8D报告收到了，短路问题80%的起因是自己，内容回复简单概括如下：
) m. N" R! ]+ Z, I! Z

因原PCB设计中有多处空接线，在PCB 加工过程中出因磨刷等因素导致空接线弯曲变形，伸到阻焊净空区，在焊接时出现连锡导致短路。


“啥，兜兜转转，又回到了起点，明明是焊接短路，怎么最后又是设计导致的不良，空接线是个什么鬼”赵理工心里嘀咕道。
' ?- l; C" m* r4 v: J

1 N* `; c$ @" \  s. O) s4 {不能让问题过夜，走，找大师兄去。

8 g, T; c, f5 Z% n$ Q+ _
1.什么是空接线
2 B. k( }! J- v# i8 l( _
5 n6 c$ y6 N8 h0 ?4 d! Q
( q& X' x9 N6 [. M8 g, N也叫断线头，或stub trace, 是PCB板layout布线过程中产生的其中一端未连接任何孔或SMT pad的空接铜皮线；或PCB 生产工厂的CAM工程师在线路优化时，因为掏铜避让造成的细小空接铜皮线。

5 |0 Y. k8 R" _
由于其一般在gerber资料中属于铜皮属性，并非线路属性，现有线路板厂使用的一些专业CAM软件无法对其进行有效识别和筛选，故在CAM制作过程中，只能靠工程师个人经验排查，特别容易漏失。
: G" j( S! P0 Q3 J  O# j9 i# U

如下图所示一端与大铜皮连接的，图中绿色部分为原稿，红色部分为修改后的工作稿，黄色为两者重合部分。
1 T: `  T9 W4 n# \9 f5 N还有一种是两端都不与大铜面连接，孤立的铜皮。如下图：

危害：
2 M% L1 r9 T! `, c
7 ^' M% r  {3 N1 o& G3 L- G- k  M6 h1.形成天线效应，容易出现信号完整性的问题。
1 v7 B6 A! D( w, ]2.造成短路（本次主要介绍的部分）
- I% R. ]0 p; x" F3 U6 p  ?
. B2 o( R& l! _  J
- N- O  Z; X2 g. D4 q8 j. O形成原因如下图所示：
. g8 Y3 x/ k( \& ]) n下面为正常和异常的比对图片。
形成过程如下：

- `- M; g0 ?$ N5 R* l8 J, t: [5 H
7 f) X- k# W/ `, D4 h$ a1、工厂CAM制作时通常不会对大铜面做蚀刻补偿，那么在线路蚀刻工序，化学药水不但会向下蚀刻线路，同时也会对周围铜皮和线路进行侧蚀，所以蚀刻后没有做补偿的空接线会变细。
. L9 K& n/ F* T: O! f) h  U

2、印刷阻焊前，通常为了增加油墨的附着力，会对铜面对行磨刷粗化，那么在蚀刻过程中变细了的空接线，在此工序中有可能因磨刷而导致变形弯曲。
% `- l$ B, R! Y3 F' ]
: q" f: m! M1 T
9 W: F& w1 `( r. b+ S) G3、还有一种情况是板子在生产线上搬运转线时，因碰撞摩擦导致空接线弯曲。


4、赵理工想，那电测时怎么会查不到呢。是的查不到，是真的查不到，为什么呢？
9 B9 h# i4 @( `- W5 s' N, c; N

因为此时空接线虽然弯曲变形，但是它没有真正与SMD焊盘接触。它如果与SMD接触，在电测工序，就一定能查出来短路不良。

5 U5 N8 E1 a$ w! `* Z4 _. D
1 j! Z- f2 y/ }7 G9 V' y9 r那空接线此时究竟在哪里呢，这回又要说到PCB的焊盘封装设计。
  M4 w, b; \$ G) [
/ J, |. c$ o0 ~0 f% _
1 z* u7 G! k% f7 N" [# E5 R2 K) u: l我们正常的开窗与焊盘的关系是阻焊开窗比SMD焊盘单边大2mil.，空接线它就是伸出来了那么一点点，到了这个2mil的净空区。肉眼是看不出来的，只有在高倍镜下才能看到它的影子。
3 d1 t' W4 i3 s, |: L7 H
8 p" d" I2 ^! z1 f) F4 b. ~
PCB裸板的电测试是测不到的，那么真正的病症发作，在什么时候呢，就是我们SMD贴装回流焊后，锡膏熔化了，流动了，与空接线连锡了，短路发生了。
下面为正常的阻焊开窗示意图：
0 }% F* {: a3 @& v* Z正常的一个阻焊封装建立，为了防止在阻焊工序曝光时对位的偏移，导致在显影时油墨上焊盘，通常阻焊开窗比SMD焊盘单边大2mil，整体大4mil.。
- ]6 ]& w1 F& D4 Y! P/ ?4 c上图为实际板子上单边2mil的净空区。
/ ^" I6 Q. n& e* M
/ x4 L1 k" c. p  Z那么后续怎么预防空接线呢？

  g0 N; [& S+ e# C/ x# q
  o0 |+ A  k' x9 D改善方案鱼骨图如下：
从上图我们可以看出，除了在生产时认真管控外，造成空接线最基本的原因还是PCB原设计和工厂CAM制作的优化影响很大。对此我们设计工程师在设计时，如果空接线的铜皮宽度小于下面列表中数据，我们最好把其优化掉。
7 b% F; T# I; @% s7 K) d* \4 L# a6 q& o
; q, ~8 I/ c3 ?现实总是给人一棍闷击，让人没有还手之力。
$ ?5 I# g$ ]0 `
9 j" S# b) r/ z) r) C: J( o! V3 _
要给如烟做榜样的赵理工，听着大师兄侃侃而谈，心中一惊，不禁倒吸一口冷气，自己的设计里貌似也有这种问题，幸亏在对的时间遇到对的人。
1 y9 G8 m& B; h7 U: F
# O2 G: z) z8 d1 p( k# K5 @
来不及告知发小张扬空接线的形成原因机理和危害，赵理工悄悄的回到座位，悄悄的去优化铜皮。


: v- ]1 K( Y& K风起了，云涌了，天空飘起了雨，这是谁的伤，像极了此时赵理工的心理，刚笑完如烟，这回也差点轮到了自己。
7 h4 N# |9 K* v. E) z
6 q3 N$ F( Q! N$ W
谁的过错呢，四周静寂。


这正是
# `: ~& A9 j, R* _% T
7 p4 H4 @, m3 o  G4 C! V
小小一铜皮，
# y2 U/ y6 h) ?; h  l: G9 M; x2 M优化不彻底。
焊接易连锡，
最终害自己。
" s' y0 j- @# R, E
$ |" c% n" |+ N8 V9 C1 T% e7 m' l
, a4 o/ \% ^4 _6 S3 W6 S4 S8 J— end —
( h" z; _% n1 N% E4 x2 Y* [! `
本期提问

对于空接线大家在平时的PCB设计过程中是否有真正遇到过，有什么好的预防措施，请畅聊。

3 _- i# e3 v& p, x- E+ _3 Z
转发此文送一博PCB封装库图例（V4.0）
上篇文章东哥说到了关于封装设计的事宜，引起一片共鸣。今天有福利了，转发此篇文章至朋友圈或行业相关微信群（100人以上），即可赠送一博PCB封装库图例（V4.0）一本。



. R9 z# j) H2 O6 b  I9 {3 `（封面效果图）转发后，截图至后台小编，并附上您的联系方式：姓名/公司名/地址/电话。
7 [6 K# X6 l0 v0 v- w. |  n限200个名额，先到先得~


2 ~1 M+ H* [4 b: B& o$ S- u回复数字获取往期文章。（向上滑阅览）

回复36→高速串行之S参数系列
回复35→高速串行之编码系列
回复34→高速串行之S参数-连接器系列
0 B$ p' O/ _8 v, N回复33→高速串行简史系列
# S/ Y/ G- |( `! E2 ?回复32→电源系列（下）
回复31→电源系列（上）
/ X: x; Z- x, d! D回复30→DDR系列（下）
. j7 e$ d' E2 H回复29→DDR系列（上）
回复28→层叠系列（下）
回复27→层叠系列（上）
! L. R* L' H* Y3 v4 E回复26→拓扑和端接系列（下）
+ ~. M( E6 j. c6 g7 i7 Y回复25→拓扑和端接系列（上）
- D/ O. O+ @3 g( u, D回复24→反射详解系列文章
回复23→阻抗系列（下）
回复22→阻抗系列（中）
8 }( I4 H7 a9 w5 w1 q' u' u回复21→阻抗系列（上）
回复20→绕线与时序
回复19→SERDES与CDR系列
回复18→既等长，为何不等时系列
回复17→cadence等长处理&规则设置
回复16→DDR时序学习笔记系列
回复15→串行系列
回复14→DDR信号完整性仿真介绍系列
. ]1 l$ C: r) p. s7 n回复13→PCB设计技巧分享一二
回复12→高速设计三座大山
回复11→PCB设计十大误区-绕不完的等长系列
  \& V. D/ }5 |- R3 ~% y- P6 T1 I回复10→PCB设计十大误区三
- q+ V8 H# N4 U3 ?. G) T回复09→DDRX系列
/ t5 c! j; A( P: `回复08→高速串行系列
" z+ O  @" Z( G- k' e回复07→设计先生之回流设计系列
- x; q5 k( y& [6 q) n7 L回复06→略谈Allegro Pcb Design 小技巧
回复05→PCB设计十大误区一二
回复04→微带线系列
回复03→抽丝剥茧系列
) y2 e# w9 \( H( v5 i5 n回复02→串扰探秘系列
回复01→案例分享系列

---

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)

Powered by Discuz! X3.2