EDA365电子工程师网

标题: 绕线的影响？SI来告诉你 [打印本页]
作者: admin    时间: 2019-9-27 15:12
标题: 绕线的影响？SI来告诉你
文 | 黄刚
7 c0 e, Y5 x1 [. ?1 x/ @粉丝：“请问高速先生，绕线的设计要注意哪些地方”，高速先生：“至少要保证绕线的间距达到3H”，然后再补上一句，“H是信号到参考层的距离哈”。这时候粉丝一般都会“哦……谢谢哈”，我们随即以一个尴尬而不失礼貌的微笑进行回应……; Q7 O3 `/ G% @# O+ {6 M- g
其实我们也知道，一个简单的回答会让粉丝们变得越发的不淡定，虽然这个答案本身是比较准确的，仅仅是这个回答会有一点口说无凭的感觉。
- @8 U# y0 i1 G/ W什么？你们还不知道我们到底在说什么东西？其实绕线的设计基本上存在于每一块PCB板的并行信号上。最常见的就是我们的DDR设计，一组需要等长的信号由于收发pin的位置不一样，必然会存在绕线的情况。然后从空间的角度来衡量的话，绕线的间隔越小那么所占的空间就越小，尤其是在DDR颗粒间的绕线更是如此，在里面寸土寸金的地方，作为一个工程师肯定希望更小间距的绕线咯。
  ?7 B9 T' G5 S5 I1 F4 o好吧好吧，解释完我们到底在说什么之后，我们还是继续说回口说无凭这个事哈。粉丝们希望得到一些数据的支撑，为此我们也专门做了一板测试板去验证它。很简单，没有对比就没有伤害，我们做的测试板要对比的设计如下所示，分别做了绕线间距为3H，5H和7H三种设计，当然还有不绕线的一根参考线啦，总长度为10inch。3 w5 S0 g! C& Q& f8 l& B) ?$ c* M
那么测试的数据是怎么样的呢？首先说到绕线嘛，大家肯定会关心绕线完的时延啦，结果这三种情况的测试结果的对比是这样的。可以看到，绕线绕得越密的话，信号的延时会变小，3H大概会比5H的绕线快30ps，而5H之后就影响比较小了，5H只比7H快10ps左右了。" B5 m3 N' g9 d9 f) e
我们老是说3H是一个基本原则，我们可以和不绕线的延时来比一下，结果如下所示。
& p$ b4 F- l2 F& D" P0 y7 x9 H6 r$ K
它们的延时差了大概50ps。考虑到这个是10inch的绕线情况，那么简单粗暴的换算成单元长度时，其实每英寸的差别只有5ps左右，已经是非常小的影响了。2 |; l4 \3 E' b/ s0 J0 r6 I

' g8 y8 E8 `- u- s3 W' B! m当然如果从损耗这个角度来看的话，又会看到一些和信号频率很相关的影响了。可以看到3H在2GHz以上就会有很明显的谐振点，要是信号速率在4Gbps（2GHz基频）时就会严重影响信号质量，5H，7H就会明显有很好的改善。( W% i) S6 `% A" h' \! K+ I

; v. y' D: ~$ z: [% s+ c9 L虽然从损耗来看3H比较恐怖，但是……我们都忽略了一点，哪怕你真的需要走10inch的绕线，你也不会把一个跑几个Gbps的走线用单端线来走吧。这里顺便说一下哈，同样的绕线，用差分的形式会有非常非常明显的改善哈，大家不要太担心。我们单线的绕线设计目前主要就是应用于DDR这样的并行系统，目前最高的速率也只不过在1.5GHz（3Gbps）左右哈。
* |/ j) d" x7 B
8 m1 C6 D- h9 ?; w+ \' G1 Z! H& u2 p, X; T
— end —
3 H7 c8 {" E$ j4 ~5 ]" G, T, ]+ j
本期提问
3 N9 \- y( `9 ?0 L) l9 c# \% A' s& @( G5 y. i- ~; B4 p
说说你们目前对绕线的设计是怎么去处理的？或者对于绕线还有什么见解也可以谈谈哈。
9 M( c2 t& N  O  |) Q. ~/ i. F6 B% |0 A0 ?
9 A. X7 Y  ~$ i7 t9 t- G( s
转发电子行业技术群送专属记事本* Y. @: z9 V9 e' Q! `

; K7 e; i2 y1 q活动规则及步骤：& p9 X7 i$ M" o& a# |
1、将此文转发到100人以上的电子行业技术群3个及以上。8 w  d8 j: x, r4 m- A# q
2、截图后台至小编，前10位符合要求的朋友即获赠刻字版记事本（封面可刻字、内页有高速设计仿真常用换算表等）
; _( p- c( [& i7 @: N2 O! f3、有相同群不计入，以小编收到的截图时间排序为准。; B9 ]) r" z. y4 J- w* d6 T: q
9 ^3 L& l* e' }
* k- x5 c& g7 O; n
回复数字获取往期文章。（向上滑阅览）
' T$ z. b$ d* K; c
) {& t$ S( w# t- I- `回复36→高速串行之S参数系列6 A& c; ^3 L' m. R2 N2 w6 R
回复35→高速串行之编码系列# c+ w# @0 F% A+ T' ]+ I- {
回复34→高速串行之S参数-连接器系列8 g0 X2 w0 f/ ]) R9 z
回复33→高速串行简史系列
, w; b. E& r( w+ I# C+ p! a, O回复32→电源系列（下）
8 @$ X2 U  @. ]1 z5 O9 g6 I回复31→电源系列（上）9 @1 v6 r5 `% _5 N1 B/ f/ Q
回复30→DDR系列（下）
: ?4 e8 ?* d; ]6 |( a回复29→DDR系列（上）3 ]! k3 C% e0 w5 {7 v
回复28→层叠系列（下）
  c5 |) V0 I5 w2 [4 D3 p回复27→层叠系列（上）
1 @2 M( Q3 j% l3 u, L! ~" a回复26→拓扑和端接系列（下）
8 f" h" A. {* Y! m5 j0 ~/ o回复25→拓扑和端接系列（上）8 @3 f5 B, ^$ O
回复24→反射详解系列文章" c: z, m; ^0 Q* z$ V: R
回复23→阻抗系列（下）
- J- A: b/ g6 J1 A回复22→阻抗系列（中）- C  y- c4 \, a% K2 \: f8 r
回复21→阻抗系列（上）
, F+ o/ H: b! y1 z0 @6 z+ I" R2 w3 j回复20→绕线与时序! N! h0 G. v0 @! x* |
回复19→SERDES与CDR系列
) _6 B2 Z$ c% y回复18→既等长，为何不等时系列! ~6 D& J" o8 g: S
回复17→cadence等长处理&规则设置* C1 _* t; e, ]  f
回复16→DDR时序学习笔记系列
7 y8 w; h9 c6 `1 G; ]$ Q( D; s! U回复15→串行系列
# M  Z( Y8 E  o* x  I5 v回复14→DDR信号完整性仿真介绍系列- s. ~4 m, x3 ^9 e% J
回复13→PCB设计技巧分享一二( z" d+ h1 m( G% Y# j
回复12→高速设计三座大山
2 m$ J! C- Z: ^0 {9 E' s) W回复11→PCB设计十大误区-绕不完的等长系列+ P1 y7 N' H1 I% M, h3 n) Z
回复10→PCB设计十大误区三$ q' f- `/ n2 T& v& K
回复09→DDRX系列8 t5 @, P7 O7 M& H0 O
回复08→高速串行系列
/ V' |: }# ^" z1 U回复07→设计先生之回流设计系列
1 Q* b, e: x  s: O2 F/ G9 X回复06→略谈Allegro Pcb Design 小技巧0 H+ |# j% u! c9 r+ T8 A; F) S
回复05→PCB设计十大误区一二
6 w9 Z: t6 x& d) J回复04→微带线系列$ n1 M8 V+ l0 u$ B
回复03→抽丝剥茧系列0 x/ d$ A; I  t, E; ?& ?, e
回复02→串扰探秘系列& k$ a  W# ^7 g4 j, E2 ^
回复01→案例分享系列



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2