EDA365电子工程师网

标题: 高速先生原创作品目录,持续更新中…… [打印本页]

作者: admin    时间: 2019-9-27 15:12
标题: 高速先生原创作品目录,持续更新中……
<div id="js_content">点击“蓝字”关注我们9 @! v) m! s( j' R

3 Q) v5 A; G, u; j- x6 E# h6 w1 c% W
, w3 C* l% z8 c3 u
: F1 h) i$ P8 A1 }# |6 [' Y
感谢有你,共同进步
% L* M$ F& l. C( P, X一转眼,从2014年至今,高速先生已经走过第5年了。2 t. {  t! [# D: }0 b
5年坚持写原创,呕心沥血分享干货。& Z2 p# s- k  ]$ }. r. [9 e7 B
有你们一路的支持,
) q0 v- Q" E8 |! @0 N高速先生会一直坚持写下去……- }% u+ _4 j: W" y" g! _
——高速先生6 a- v4 v; M- l* P& M% J

& X: e4 v7 ^: p+ V. n2 S

6 J+ L% `, W. q# k
PCB设计十大误区
% Y  ]. Z0 v0 Z# n: [" ^
那些年我们一起“深陷”PCB设计的十大误区
" c( L' v8 W* D' ^' T
电容的布局布线 - 电源是不是必须从滤波电容进入芯片管脚(PCB设计十大误区-1)

0 J; p2 a% q7 X8 w) z. r& M: f
PCB设计误区-电容的布局布线-电源是不是必须从滤波电容进入芯片管脚(2)
6 B" U5 F; {8 ]
PCB设计误区-电源是不是必须从滤波电容进入芯片管脚(3)
2 q2 {% u1 A* w' g- B# V: W
算一算你就知道!
% C; v2 n: E9 }1 b  L1 N8 N: d
算一算你就知道(二)

6 N, e8 Y. Y8 |9 S$ Z3 r
PCB设计的十大误区——那些年,我们一起遵守的规则

& I# U' b$ x  ~3 }; d
电源加磁珠”,想说爱你不容易(上)-PCB设计十大误区
- I1 M7 K7 A# ?
电源加磁珠”,想说爱你不容易(中)-PCB设计十大误区

3 k: V8 E3 A5 ~9 N8 ~
电源加磁珠”,想说爱你不容易(下)-PCB设计十大误区
! F4 q6 m* o( h3 A; s; w
电容的容值选择及Fanout设计(上)-PCB设计的十大误区

4 ~3 y% Q3 y( m8 Y" i
电容的容值选择及Fanout设计(下)-PCB设计的十大误区

" D# w- |; T% u, T/ O0 Z- t+ w
PCB设计十大误区-绕不完的等长(一)
3 R4 B! D3 e0 r2 t
PCB设计十大误区-绕不完的等长(二)
4 d3 J9 K1 T* n5 r$ D' f
PCB设计十大误区-绕不完的等长(三)
- K8 P5 w5 }' ^
PCB设计十大误区-绕不完的等长(四)

: H, ~4 s) x- F! P$ v/ V& X* \
PCB设计十大误区-绕不完的等长(五)

; E1 n/ A) r# a$ c7 E/ g

/ X, E' s2 [0 n: r# u

* ]$ S) F/ z  T9 I* k/ k0 L

3 w" u; N. k9 U( u
设计先生之回流设计

' ~. g& h7 Y* z* Y5 M+ q' @# b8 z; }
有Error的教训才会印象深刻

. H- X/ i" ^8 W
客户说包地你敢说NO吗
2 \' S$ t7 m* b3 _( W
电源不会轻易告诉你的Detail

  L# _% F  L/ H* @4 E5 a
跨分割换层是否是YES
) \! v. t3 O/ z* f* L
差分和模数完美的show
8 X; Y9 r1 w% K9 f% ]
关于“裕量”
- z2 }9 ~% G& ?5 k( |4 A
回流是如何干扰信号的?
7 }. J& `' \$ U. o

" Y( L! [1 Q: N  K7 g

% h. M+ Z4 x0 T, D& o& p% b; y
进阶串扰

$ M- b4 ]( `, ]# Y1 H6 C0 S
串扰探秘-串扰的形成

$ |# E1 Q+ U. x
串扰探秘-耦合途径

& ?/ F4 m1 _! @3 G/ v; L
串扰探秘-近端串扰与远端串扰
7 P1 r5 y! h) `# n, j. ~! J) W  Q1 B
串扰探秘-3W原则与串扰的估值
$ h. g/ e9 |% p8 f9 f7 ?3 Q+ G
串扰探秘-包地与串扰
9 ?1 @$ [/ V  j( V
串扰探秘-串扰的应用

3 p0 W: i. ]( I' f; i2 u) I
串扰探秘-包地与串扰(2)

& j9 p5 h& ?  K
  H, c" k+ N6 Y/ C+ L" i
' o, s1 A$ }2 I3 T4 ]
软件使用
# ]8 h' k4 ^6 ]
略谈Allegro Pcb Design 小技巧(上)

2 q9 ^: O' g3 r' M
略谈Allegro Pcb Design 小技巧(下)
  n! B+ T4 U0 @, V
IPC-D-356A文件的重要性(上)
7 A  X2 t+ O6 ^0 _3 N- ?1 a
IPC-D-356A文件的重要性(中)

0 ?5 L+ y/ \0 a  t  |$ D8 h
IPC-D-356A文件的重要性(下)

- p8 I  n' a! ?+ t/ Y
PCB设计技巧分享一二

$ l: d! a7 v0 B6 s: {1 ?
Cadence等长处理

! h2 a( i- Q# m- m& E* w$ \
cadence等长规则设置
, k+ \0 b9 k! G3 k8 t$ r( p0 O

" [; r; \0 I/ e3 y8 |  h
% l+ W7 \1 M% y% E7 x
微带线
0 P' ~0 H+ A9 G  k: J5 a1 v( A9 z

+ a# S7 [8 R& a2 q3 H
微带线系列-EMC
7 {% W) y& x) R; V6 T2 j/ o! ]2 @- j
微带线系列-微带线的损耗(1)8 I; H8 J$ y  Y: m  h
# c9 Q9 I8 f6 h) y2 c
微带线系列-微带线的损耗(2)

2 D7 S" ^6 f0 u# r; n. u/ ~+ V
微带线系列-共面波导
: ]1 H8 N/ G5 i! d0 C$ Z
& n3 d/ F/ N) g; x% ^8 i

7 P8 i$ w$ M5 k$ d& V# n3 m3 k, U
设计案例分享

0 R5 s0 }- _0 @" t3 I
设计案例分享系列之开篇

1 C' L9 V9 G2 m- b1 s
案例分享之DDR3不能运行到额定频率

( @$ w: |+ W! p) |0 F' ^+ R1 p8 V
大家来找茬之任性的DDR2设计(上)
7 C" ~& u! j* w' Q' h
大家来找茬之任性的DDR2设计(下)

% [: I$ x8 \7 |1 s
案例分享之继续来找茬(连载五)

- d2 C) M5 O  Z+ @" l- ^9 j! k
继续来找茬之串扰案例分解(连载六)

+ w8 \  j  e7 X
案例分享之任性的短线设计(连载七)

- r" E4 i' q* h7 Y
案例分享之任性的短线设计(连载八)
; d  ^# Y- Z( [
抽丝剥茧系列文章之过孔选择
" q& H0 W5 }" J3 Z3 L% R/ ^4 ^
一次解谜经历

# m: P2 D* N6 S; E
一个T拓扑
, ~2 D% ^$ d, j# k
既等长,为何不等时(1)

5 g. k/ U# u6 I- E) F1 {2 [; P
既等长,为何不等时(2)
- u. K8 T+ Z$ [; Z
绕线与时序(一)
4 B! G: a6 d' @2 c! X8 P' w  |
绕线与时序(二)

6 p/ y8 \) g9 _0 c0 G: @
/ _2 @! a$ w" d$ k# A" ~
2 E, Y& O- k" e/ h6 ^
阻抗
. m/ w& X: F  l5 D0 u) }
“围殴”阻抗开篇
; s+ }) e' N5 m4 x1 D, X
“戏说”传输线
. b( q4 ^/ }0 u1 s; z0 o! ~
传输线阻抗

7 O  m  W! _9 g# y8 X6 I
PCB的筋骨皮

) m4 F0 ~8 d3 }) m9 i; K
避开假八层的温柔陷阱—浅谈六层板的叠层

1 _* j8 I! k+ I3 N- D7 i9 y
阻抗偏高到60~65欧姆有什么危害(上)

2 v- _# _3 l7 i8 Z( s, s6 f
阻抗偏高到60~65欧姆有什么危害(中)
) w! z( [! c9 c' j0 x9 h$ M& i8 y
阻抗偏高到60~65欧姆有什么危害(下)

4 f$ Y& S8 ^/ H2 l% m2 d( s! w
为什么PCB上的单端阻抗控制50欧姆

+ c! v* Y! j5 `0 P
高温高压,终成一家-浅谈线路板的层压技术
' d6 h+ C# w! h$ ]
常规阻抗控制只能是10%的偏差(二)

  t' \: ]. m. h! M: \
常规阻抗控制只能是10%的偏差(三)

; O& n$ N3 a- B0 x  m
一张图看懂阻抗偏差这件事-为什么常规阻抗控制建议是10%后记
3 N9 G# S$ G& Z! Q
如何计算阻抗(上)
, i! K: d5 ?% d5 X( U  g6 E
如何计算阻抗(下)

; e0 r7 W* \8 A- D' F
TDR测试原理
3 X- f* w+ h  X; o
TDR分辨率

3 G" Z. L4 V- D4 {( Y4 w2 o& j8 |
如何用TDR来测试PCB板的线路阻抗

8 @# u0 h( p) ^& t' b  E
最简单的方式来理解阻抗、反射和端接
9 b# D, z8 D% R) b9 V' K7 R
“反射”的心路历程

) {  X. `) W& ^7 D! t$ v7 B) W
PCB设计中关于反射的那些事!(多图,无聊,慎入!)
5 S+ [; p* X0 C
PCB设计中关于反射的那些事!(集总的世界)

8 u! Y+ h- y* z
PCB设计中关于反射的那些事(3- 一些经验公式)让工程师爱不释手的反射详解
4 N0 N) T1 ]$ Y$ E, D) m5 U
PCB设计中关于反射的那些事(4-路的反射)
, o! w. R! F& @9 U' s4 C4 u% t' F3 G9 e
PCB设计中关于反射的那些事(5-场的反射)
- u. T2 ^6 U. s, C$ s9 F" x
PCB设计中关于反射的那些事(6-反射疑云)
$ @7 ^3 |6 ~& [9 c/ M
PCB设计中关于反射的那些事(7-深入反射)
% z5 I( G! b( L, K  ^

  Q7 {7 H6 \" I9 t
  P% J/ K8 G4 n2 ]6 ^$ i$ k+ t
拓扑和端接

( }( H" F& E  e
“围殴”拓扑和端接之开篇

, @% e2 a$ u/ ?7 ?1 P! p- K; w
拓扑结构介绍及其种类
& C* j6 r3 P2 ~/ Q  X9 e1 Y3 T& E
端接介绍及其种类

) d$ E0 _' r( l2 R' Z, X4 N1 J
源端串联端接详解

- Q1 y) g8 ]6 ]/ [0 I+ E
浅析末端并联端接
0 }1 Y+ p& z; V' Z
戴维南与RC端接

6 W& D0 a: \: c/ b& O/ N) U: i
拓扑结构之星形拓扑
" H, r) `7 h) M6 C# x
拓扑结构之菊花链拓扑
+ s8 p5 Q. |( _2 Z2 s/ H
“肢解”T拓扑
0 H( ]3 }  E8 Q
T拓扑的对称美
0 n6 ]+ |& j% m! Q" o+ u' r! r
FLY-BY,你不可不知的两大布线细节

+ ]$ ~8 g5 ~+ `: o+ u6 \0 |
FLY-BY拓扑,阻抗是怎么不连续的?
2 R  b8 G. L5 v7 E$ @; K
高速先生带您走进EMC培训现场

: O% ?" \  }: ?- k1 z# ?9 c5 h  Y
T型及Fly_by拓扑之应用总结
( x  D/ o8 L: R5 S4 O; P
围殴拓扑和端接之终结篇
; r' y8 Z  b7 U+ z4 o
高速设计的三座大山-电阻基础
* |' Z  F0 C- s5 J
高速设计的三座大山-串联电阻对信号的影响

0 L/ s7 c4 y: W% P
高速设计的三座大山(3)——端接串阻的阻值如何确定
0 ?1 O3 C3 S" \( a5 e" y
" Q4 R' N3 M( z3 z" ?! k7 v
, q$ W, S- }( ]3 R: w' P1 W+ }4 {+ I
EMC

/ g, M! y. C5 u
围殴EMC培训之开篇

( y2 g( N) j0 \( U) M0 B
EMC学习之电磁辐射
' r% `* s1 f* L4 z
SI与EMI(一)

# J4 R% d2 F/ g& G  i
SI与EMI(二)
$ d* K& h3 R: g
电容与EMC(1)
! c0 F* ~" N: Q7 d, z* a/ m: i
EMC与电容(3)
- N7 N0 ]! P4 _+ h4 E. b
EMC与地之重新认识地
+ U' `  V, q1 _3 ]. U% y5 V* i- y
设计上如何避免EMC问题

6 z7 G0 l+ N% H' z9 q" |  j# q" C

  ^. N& R0 C4 w6 E6 Q9 Y

1 w* g2 ~4 @" K# C
叠层
5 Y4 T& L8 p- V. n5 }
开篇-论层叠设计的重要性

6 V& r2 A) K9 {* ]. e5 K7 V
阻抗控制与层叠设计的几个层次

0 V2 p5 x# B* D  B+ r
层叠设计的关键要点汇总

% _  I9 c3 s: [
布线层数规划
: I# b! R, `/ C4 z9 o  @
层叠设计流程及信号回流与参考平面
2 ]4 }! \4 P& w8 l* B
层叠设计与串扰控制
* c1 w: f6 u8 M( Y
地平面能隔离串扰吗?

- K: ^3 U6 E( h: O" D" v0 j% t- D
层叠之数字地与模拟地
9 f* N; }0 c  y( F: X7 \8 t6 [0 \
4层板到12层板层叠设计案例

* {# G6 J* M+ y& C! }
层叠系列最后的一些话题

/ Z0 R% V2 I, \# K
* z) A# r1 B9 q, ?9 y6 A* O$ d
( J; N; Q! v) X- N  i
DDR
" y3 g% |! U/ d" U8 d0 l
开篇
: b6 D0 t2 H& f/ L
DDR的前世与今生(一)

! N% b4 o& b* W/ P- Q0 C/ p
DDR的前世与今生(二)
" I5 M/ a  d& W
DDRx的关键技术介绍(上)
: w. u7 `( m/ p$ T6 i/ Z; A
DDRx的关键技术介绍(中)
5 F; A0 u- v. g- Y
DDRx的关键技术介绍(下)
0 `* I  Y9 {: Z! x1 S+ I
DBI到底是如何操作的?
7 U. H! J0 O( M- M3 \! a1 k1 f) F
走进JEDEC;解读DDR(上)

* m0 F6 t# p2 _" h& x
Vref的那些事儿
  S9 v4 ^7 C6 P8 ?
走进JEDEC;解读DDR(下)
# ], o/ ?7 y9 }( \( W( ^9 u
DDR眼图
8 u0 E; z# C8 L7 a
DDR3布局的那些事儿
" N0 l  t# l: s6 j
DDR3布线的那些事儿(一)
8 Y4 C1 m: T! m2 r. N, I
DDR3布线的那些事儿(二)
+ P% ]# v) N3 {/ p+ L3 y0 Z
DDR3布线的那些事儿(三)

# X/ a) z1 b. F
DDR3系列之时钟信号的差分电容,一般人我不告诉他!

0 ?4 K4 |$ @1 R( Z' y1 t
DDR3系列之ODT,就是这么任性!
. l8 `" A( k8 f( b
DDR3系列之容性负载补偿,你听都没听过?

/ m- d+ K& w$ Y
DDX系列之derating

) F- k" A) c. k9 s, A- A
DDR线长匹配与时序(上)
' i8 Z5 Z, z. z# x
一张图理解时序裕量
7 [! @5 g; W, k
DDR线长匹配与时序(下)
) A, T3 Z3 l6 b; J% ^1 V
等长只是时序控制的开始

" ?( |4 M- L, u2 f0 i" |
案例分享之DDR拓扑结构的选择
2 Z/ n/ H; g' \$ {

2 F* e3 b/ c% |* ^<span style="font-size: 14px;">




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2