EDA365电子工程师网
标题:
答题 | 哇！一种很新颖的差分走线方式
[打印本页]
作者:
admin
时间:
2019-9-27 15:12
标题:
答题 | 哇！一种很新颖的差分走线方式
上期话题
# [" |. J6 x2 d. ?. M) t/ K
哇！一种很新颖的差分走线方式
* n9 {# h# H. A0 d9 Z7 \8 Y: S9 Y
【文：黄刚】
5 I) c. t; q, G2 k( i9 y8 d/ P
# ?) |: P1 ` } _" U3 `8 z. ?* L& r
（戳标题，即可查看上期文章回顾）
7 i2 X- t U1 `/ R6 u( P
问答大家对于这种差分线方式有什么想法？
& D% | u4 a* ]* i" a8 H
高速先生这几天在我们的后台看了下，参与回复“赞美”和“批判”的网友数量可能是平时的2-3倍。还是那句话，先谢谢大家的热情参与哈。
" ~2 K9 R2 c* H. v2 F' o
# n! r6 r5 j" x6 O
h, {' D: g# p# y
/ v5 _2 ?/ U4 c9 _
有一些网友比较专业，直接来“批判”说高速先生在上篇主文章里面写的都是对这个差分线结构的优势，当然我们不能那么片面的去看问题。就好像有的网友也把高速先生问得无言以对，就是“如果真有你说得那么好，为什么现在在PCB设计领域没有大规模的应用啊？”那我们这篇答题文章就说说到底这种差分线结构有什么缺点哈。
4 u6 b A$ X$ N
+ b& r' H" v+ _/ f0 T. }( J+ O) ]/ }9 e
/ x$ [9 T7 T o6 K0 o$ M
) @7 P) c! ~, T) D- H; Q& }
层偏：恩，其实这个既是这种差分线结构的优点，也是这种结构的缺点。在PCB叠层构造上我们有两种不同类型的东西来压合层与层，一种就是PP，另外一种就是core。要是你用前者作为这两层的介质，PP的确会有一定的层偏。但是如果用core呢？层偏的因素就会有极大的改善。高速先生这块测试板用的就是core在中间的情况了。另外也有一些敏锐的网友提出了，用这种新的差分线结构是很难算到100欧姆的差分阻抗的，这个，大家可以利用手上的阻抗计算软件来试试哈；
. Q) L# o+ u& q$ ~$ j" f6 [
; b( p: Z; g- F9 ^
# j1 O) v, r4 m2 E' `/ u6 t( j$ y
串扰：同这种方式的差分线结构的串扰会是怎么样呢？这个问题其实很难回答，因为你很难建立两个一样叠层的模型来验证普通走线和这种走线形式。但是从理论上来说，本来的相邻层走线的串扰在相同距离情况下会比同层的串扰要小。因为相邻层是宽边耦合的串扰，同层的耦合只是铜厚；
: m4 B$ i) u# A1 U, l, @' @
. g( @4 c5 k: D9 ~; c r W
6 h& s( b& u( _8 H
成本：成本方面高速先生没想明白为什么有不少的网友觉得这种差分结构会更高。因为和普通走线一样，同样的加工方式，不会多什么特殊工艺，要背钻也一起背钻。对了，说到背钻，这种新的差分结构是需要2个不同层的背钻，比普通走线多一种背钻，是因为这个原因使大家觉得成本更高吗？
$ |8 c" \9 D% a
. Q: S. r: d: ?8 {! B! }* q$ L$ |
K5 u1 ]6 o: G3 V' ~
Skew：这里很多人也提到了对内的skew是不一样的，因为两个不同的层，过孔的长度肯定会不一样。是的，这个可能是这种差分结构最大的劣势。怎么可以解决这种问题呢？高速先生想能不能从走线的绕线来补偿过孔的长度差，就好像同层的BGA差分线也是在里面也是天然会产生不等长是一样的；另外有一个point大家有没有想过，从高速先生的这种测试走线来看，并没有在远端或者终端去补偿过孔的skew，大家可以想想高速先生是怎么做到的哈？？
8 ]$ `. ?: J# w+ s% r
8 {& V: y0 w; o6 p) C# J
! l/ c* |, ^9 D; G, u
PCB设计软件不支持？这个我们组内的PCB工程师画这块测试板的时候就发现了，真的是不行。这个后面有没有可能可以支持，高速先生也很着急哈！
. R4 ]6 t# x% _8 T
- |9 i/ X/ q& C5 T4 e) y6 d# n1 Z
2 d: ?7 [8 _% M+ L
后面神补刀一句，无论这种方法成还是不成，我们高速先生只是基于扩展大家的视野而研究的。Anyway，看到这篇文章非常高的阅读量和回复数量，我们的目标算是达到了。(#^.^#)
+ R& @4 N: W @
3 j# r# v1 p) c3 d7 \
4 }7 H0 |% K0 o2 E
（以下内容选自部分网友答题）
% z" g1 D7 D5 j, o3 D
这种很早就有研究过了，有优势也有劣势，好处你都讲了，不好的有没有考虑参考GND的pp或者core不同，导致单线不对称，第二层间偏位，一般单板层偏都有5mil了，你设计两者一样，其实加工出来各种各样，带来阻抗一致性，skew等各种问题，第三过孔问题，一个深一个浅，带来了差分线不对称。这种走法我想终究会用到的，就是要解决各种加工精度问题
3 Z K/ G; H! x1 d
@ 白开水
$ q5 \& c% V0 }( w& G, c
评分：3分
$ o5 V8 @* A2 `- F
这种差分结构太新奇了。1.层叠压合时，蚀刻做线时对位偏移问题。方法:不对位。使用板芯直接蚀刻，这样线路偏移在0.1mm以内。2.换层过孔不对称问题。方法:a.放送芯片放顶层，P和N差别为+d；接受芯片放底层，差别为-d；负负得正，将错就错能变对。b.不用过孔，吴老师的著作中有一章讲把电容电阻放在板内，不知道也能把芯片放在板内。3.差分画线不习惯。方法:a.以前99画同层差分线、绕等长是控制好间距不变绿一根一根画，一点一点扭。由于上下线路对称，画好一根后直接克隆到下层。b.以客户为中心，倾听客户心声是华为文化之一。画图员作为软件的使用者，能否向供应商放映用户体验和建议呢。
5 A- A8 `8 g; ]7 B9 }7 X! t) X2 m
@ 山水江南
/ y5 L4 c' t. n( q( W
评分：2分
, ?* c" t! _8 C# M- k' _% t5 h$ o
看起来很不错。对于设计来说其实也可以很容易实现，但是是否考虑过成本的考虑，一般情况下GSSG这种结构是为了节约成本，如果一对差分线就占去两层，恐怕与节约成本相违，另外也的考虑加工问题等。虽然说信号，时延等比较好，但是还得综合考虑下
- N7 o$ n* E3 X0 p
@ Jamie
" P$ z0 R( f% k1 ?9 U5 V7 z
评分：3分
6 n a+ i3 n$ n4 q# W x) W
以前这么设计过一次，实际证明很浪费层，原本只阻断一层的走线通道，这样设计后，发现两层都被阻断了
# r1 }7 a) m- ]9 {4 Q z- g
@ 飞飞
( F( i$ o, p/ T% _
评分：2分
) [' f( R2 a, C+ ]
严格差分是不用这种的，楼主的仿真应该过于理想化，很多时候分两层走各自的参考平面是不一致的，速度高起来了，这种方式想达到楼主仿真效果，极度浪费空间与叠层
6 z3 r( l* t& q! F( T, O& i
@ nice
. L/ O, T3 \( D) b# k* P$ n4 r+ z
评分：2分
* ?+ A) E& V. l6 d+ W0 A2 A) h/ l3 V
主要还是成本，这种方式制板成本会增加！
. |: l/ _: z4 o* A$ e2 f$ L& s
@ 开颜
* n% j- ?$ F$ t( X O; d" _9 W6 K
评分：2分
8 [; _, U* h' Z
怎么可能不换层，你这个设计明显是内层走线，始终要到表层连到设备上的，过孔不可避免
. }+ J" B& D" ^
@ 吉祥
6 j: _/ M) s7 _# O3 I3 ^9 q- e+ v" }
评分：2分
) ~# f4 l& s+ s8 j& H4 C
这个方式，之前弄FPC cable 时候有想到过PCB 上也可以这么玩，没做过仿真。问题也有，一个是换层，VIA 处不好处理，下孔处以及via stab，二是参考层面，上下两层都需要铺GND，灵活性利用性不大
4 b1 R6 n! G, C( N) _' d- n
@ 箴言
$ _8 H/ {+ e" ?) A M
评分：2分
% a; H6 X: }$ F# W
针对阻抗这个层间距是不是可调范围变小了。而且生产精度需要提高
S5 k6 |6 |/ ]
@ 骷髅头
1 s* S- a/ y6 u* ~$ l: e3 {
评分：2分
7 [0 u& k# o) s. |# ]$ [
这么做，差分阻抗不好做高啊，一般做个70~80欧姆就不错了。要想匹配90.100欧，挺难的，会牺牲其它方面，比如厚度
6 e: c$ B+ y& w: F! o
@ 胜利
5 F, @( o3 J( O0 M
评分：2分
1 y7 ^2 m0 N: c* h8 t
这么做，差分阻抗不好做高啊，一般做个70~80欧姆就不错了。要想匹配90.100欧，挺难的，会牺牲其它方面，比如厚度
, N$ [, J" b2 e- I! c v7 W
@ 胜利
4 m8 J% t) _: a( t
评分：2分
( l8 e |, f) |& Q: t9 {9 k
这么做，差分阻抗不好做高啊，一般做个70~80欧姆就不错了。要想匹配90.100欧，挺难的，会牺牲其它方面，比如厚度
: q3 [8 B) v# a" j2 Y, t7 M( ?3 c0 P
@ 胜利
Y1 l2 f1 _5 e% b3 k6 \& {
评分：2分
9 s+ n5 z, `* `7 p/ }4 X
首先为此点赞。积极，探索，创新
2 t& h7 v# a* o; v3 w
而个人理解：理论上确实可以，实际上问题很多的。
4 Q+ M$ n2 G( Q1 i/ M+ E/ u6 C# U
设计上的控制方式，不好约束；
) R0 ~- ?6 k9 _. p
生产制造的不理解，沟通困难，不便于操作
2 k3 j: l- L3 \1 ]/ g5 ?
除非极为特殊的情况，否则不推荐。
% ^- M4 }# _. Z3 Y5 T7 o
@ 小黑
$ x' p& L5 U' j! J2 X+ f$ B- o
评分：3分
( B: q& V' U# G S
记得之前有篇文章讲工艺就提到，GSSG，间隔平行线本来没有串扰，层叠偏移造成串扰严重。这个层叠也会遇到工艺问题吧，5mil以下的线宽感觉不好控制
0 u# H) f& g' q" |1 B f
@ 牛锴
, m* s/ N' o3 o# H& ? y- U# ^
评分：3分
* `# A: k) F5 f* N [
差分对中除PN耦合外还有对地的耦合，如果是带状线还好，如果是微带线 那表层的线阻抗很难控制把？
/ K' ]% |5 D4 }7 y' t
@ 咚咚
2 ^8 t6 E* Y9 F; E3 v$ f
评分：2分
2 T f$ k7 w, i2 Y+ T0 V/ E$ H7 j2 ^
还不具备工程应用普及吧，就目前的EDA软件实现上就用难度，目前画图软件都是层的设计架构，这种跨层的设计方法，实现工具上不支持；不过目前看对比结果，不错的性能，脑洞够大，世界够宽
: k& L1 o* V4 X7 Z
@ GFY
3 G+ q0 A0 d7 Y/ ~2 v
评分：3分
, b9 o4 `+ w. g8 \8 e5 I" { E0 W6 o
多一种方式，多一种选择，有创新当然是好事情；优势:对于emi来说，回路平面在切面，可以更好地发挥地环的保护作用；能改善玻纤效应；当然创新之初对于推广有一些难点:si9000之类不支持该模型，难不成我要用hfss去仿真；cadence软件如何去设置也是问题；既然贵司有做这方面的产品，请不吝赐教方法！
( y7 D9 s0 ~* m: Z/ ]
@ 张广平
; y- r; v9 {7 F
评分：3分
. f* R4 @% {6 l% D& l. Y
这种差分线的队内耦合程度相比普通的差分线要强，抗共模干扰的能力也强些，但是不好设计，难度包括，得考虑相邻层的间距，画图软件上不好实施，两层走线的左右两边都要预留包地的间隙，相当于减小了走线空间。
% N/ t1 a0 d1 N* @2 _+ H
@ 涌
0 L1 \4 o$ g" F( T3 P, D
评分：3分
: {& C4 w3 q6 U. r0 b8 B/ r
从pn balance的角度讲，确实有优势，但是缺点估计在因为pn的参考地其实不是同一个地，邻层噪声耦合以及回流阻力不一致的问题，估计你的模型没有充分考虑到。还有就是per preg的不一致导致的pn阻抗均值的偏差不知怎么量化……
$ c! s* R7 C+ u s; }* c# V& O: e+ \
@ TROY
) ~% G7 M( `! n* R' |4 |
评分：2分
2 `* r8 Y7 J& k* i# Q
虽然能减小玻纤效应的影响，但是阻抗控制，延时控制，在设计中是存在压力的，对于层叠设计压力也会比较大，限制因素还是比较多的，推广的话，还需要优化一些问题点
$ z, B( T7 Z" W& _ k$ g
@ zaki
# ^# C' ?2 a3 q! ~6 ^& v
评分：3分
9 a' T- V7 r" k$ k7 [
就问问咋个走规则咋个设置？阻抗咋个计算？如果这样走的话，那么这两层如果还有其他线的话，阻抗影响会不会很大
' K8 B' M2 Y9 B: `* i
@ jie
; s7 T* R- Y1 `5 A, o5 t
评分：2分
3 r5 |0 e5 k; t+ y3 ]% x% o
这种方式非常新颖，赞！单独做个实验板验证一下没问题，但感觉在实际工程应用上还要考虑考虑，各层的阻抗控制.延时等。加工难度和加工成本可能要增加啦。各层的耦合情况，过孔处理等可能在工程实际中不像实验板那么理想。
+ I7 P+ v5 u" R2 ?$ |- Q
@ 杆
8 L* [5 }- \! \9 U2 P+ }
评分：3分
7 t4 J0 o; \$ `6 t
从理论来说，相邻层这种差分走线耦合会更好，也会在一些类似T拓扑结构差分更好走线，但是考虑过孔影响，两条差分信号都在中间层还容易保持对称，但是有时候是一个在表面一个在内层就会有过孔的影响存在导致P/N不对称，所以个人认为这种差分走线方式还是要依情况而定，就像好多高速信号走线布局也很灵活。
) Q; \' [& y8 w9 W. F
@ libery.li
0 P$ _+ k/ t! d4 F& J
评分：3分
( J; h/ W' c7 o7 N
这个方式串扰好像要比同层的差些，可以对比下。层偏应该也会对性能有影响。
. G3 J% X. C$ L; Z
@ 两处闲愁
! y8 b! K& |0 ~/ J2 y8 o* l
评分：2分
s- F$ h' ~* `1 t
1,这种有线方式适用于超高速信号2,有线花的时间多，修改花的时间也多3,一般6.25g以下的信号不建议这样有线，过设计
9 N. Q" C: q9 m" R. F2 k3 q2 E5 e
@ 欧阳
& b, x# A5 q- i4 h t
评分：2分
! E- n2 H Q9 w
11度走线设计难度大，耗时长，但是对于超高速信号来说，是有好处的，但不宜什么信号都走11度，不应该过设计，毕竟时间就是金钱，人力也是金钱。
5 ^" S( o" S% B. r! D
另外，普通走线搭配制板旋转一定角度，也可以达到11度走线的效果，就是板材利用率低一些，单价贵一些。
0 ~- w. [7 {# z _+ \
@ Ben
( h6 c$ e$ {3 a
评分：2分
9 T! z+ M7 |/ U* J8 M
使用多阶hdi或者任意层过孔，过孔并不是什么大问题。两个叠着放的L L。参考层的距离倒是不太好在设计中把握。
; s: U( z6 d) q5 {
@ 海绵宝宝
) K# @* B" e# @0 h9 E
评分：2分
% Y Z/ x5 o! K! N% L
# @/ I5 c! V [
- o X3 V( \0 Q7 a. T+ B
更多精彩留言，请点击左下角原文阅读~
0 P9 _5 O" J* c0 H$ G
查看我的积分，回复关键词“2019积分”；
& g, c/ P7 K6 ~, n0 M( r0 U
看看我能兑换什么礼物，回复关键词“积分商城”；
+ R2 X$ Z# ]4 z/ S# M
" o- Q7 E( W' h% U
: n( { N* x% ~" \0 @4 g1 S
/ A/ U( O b# }& }; m
& } F* n- X8 b8 _2 p
————你可能错过的往期干货————
1 V# U3 x5 q8 T: g4 M
2 `8 b' Q6 [ h! g3 D
哇！一种很新颖的差分走线方式
* d: P, Q% W" e1 y. X9 j6 t& C% q
宝藏文，高速先生所有原创技术文章，戳戳戳！
& Q" g& s5 l0 w; v' N' i
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2
查看我的积分，回复关键词“2019积分”；& g, c/ P7 K6 ~, n0 M( r0 U哇！一种很新颖的差分走线方式* d: P, Q% W" e1 y. X9 j6 t& C% q
宝藏文，高速先生所有原创技术文章，戳戳戳！