揭开一个等长不等时的“骗局”

admin

微信公众号 | 高速先生
' c/ h7 S# G; Q6 r4 e* ]文作者| 刘为霞
“DDR4跑2400，等长控±25mil，时序有没有问题？”
/ S1 m/ `% {6 Z, T7 {0 x$ {
2 m; M8 D) [2 ~( R( ?0 c* g
* Y4 z" z( e* `$ C/ F/ U  I
$ G, i; z; L" w; l: h+ T “正常操作，没有问题”
3 w4 [7 C% u  _3 E5 |

“那时序差260ps有没有问题？”


3 |* M; ^8 S& \7 _; R. s! m- w8 u* x “那怕是药丸”

% c4 }" n$ h1 G4 n
“那等长控±25mil，时序差260ps有没有问题？”

7 C$ }5 u' Y( r/ a
瞬间这个问题就把我惊出了一身冷汗，我们的layout工程师，真是各种操作秀到人头皮发麻。虽然在SI领域还是个小学生，但我也知道等长相差在25mil左右时，时序是不可能相差260ps的。
' W0 ^' l' k0 k( B9 K4 N" `我们的layout工程师也知道，按照常规操作来讲，普通FR4级别的板材，时序和长度换算的经验公式是1ps≈6mil。像这种脱离常识的事情必须要用事实说话，于是反手就发了一张图，长度和时间如下图所示。


6 Q4 x: @) W0 k/ S* X) j从上面的图上看来，信号之间的长度差只有4mil的情况下，时序相差266ps，这真的是刷新了三观。

6 p; O: Q: I0 q- @0 A8 R5 E# v" U
& a6 c( k3 v: ]& Z, e但是事实摆在了眼前，那就需要找到导致这种情况的原因了。等长不等时的情况虽然存在，但是目前还是设计阶段，时序差距又如此离谱，所以设置出现问题的可能性比较大。首先怀疑是不是pin delay时间没有填正确引起的，检查了PIN delay的设置。嗯，意料之中，PIN delay开关是打开的，问layout工程师，是不是pin delay没有填写正确，结果回复是软件中没有填pin delay的相关参数，这个可能性pass了。

既然不是软件设置问题，那么把时间短的网络高亮，看看具体的走线情况，如下图所示，发现所有时序参数比较小的网络都集中在了第十层，如下图所示。
; u/ F0 s0 Q/ J1 n& i( V! W( o& E

7 ?* D; L" q- G( B


; @8 I% z/ C. G3 F. a发现上面这个情况时，感觉到离真相只有一步之差了，但是又有一层纸挡在中间，感受不到那一闪而过的灵感。从头开始捋一下这个过程。从时序和长度的换算公式开始，看影响因素有哪些。下面是传输线在介质中的传输速度公式：
影响因素两个，一个是相对导磁率，一般不含铁磁体的介质材料，这个参数都为1；另一个是相对介电常数，这个和材料参数的设置有关系，可以在软件的层叠设置中体现。检查一下层叠，看这个参数的设置是否有问题。如下图所示，果然，DK的设置是有部分不正确的。


7 p1 i0 }$ w; D7 c* f( \$ g! V

) k- a. s( f- k. K$ u: s
将DK按照设计的层叠重新正确填写后，时序回复了正常，如下图所示。
1 C& {4 g. D( X, M. l  }; O, D所以其实这种等长不等时的情况，实际上延时的误差并不存在，是软件设置欺骗了你，实际的板子生产后，并不会有这种延时差距。虽然不会带来什么影响，但是这个情况的出现，可能会让设计人员吓自己一跳，以致夜不能寐，于是就有了开头的提问。

8 r+ T) ?) R+ s3 M$ j

! O0 \5 n- ?( i: b( {( b- k
6 n/ s/ l  }6 E% D
5 I1 Y- N8 m8 D; Q$ m: \' A% `下面是文末彩蛋时间，设计中的层叠参数正确填写是很有必要的，影响不仅是时序方面，还可以根据这些参数用软件直接算阻抗，如下图所示，这是软件自带的一个小功能，可以计算传输线的阻抗和电容，电感参数。
0 R  P1 g% O4 _) |4 R$ C

— end —
  e8 w+ }! U8 Z& C' Q- k: N7 E3 ^* c
本期提问
6 U7 I( _  x3 J. [8 G0 A
% O- ~5 {5 R# T9 [% G实际中，什么情况可能造成等长却不等时？
8 {, V( P9 B1 e9 V
+ e* h, L1 D3 J6 c
参与互动答题送定制记事本
2 N$ F3 ]& M  n. k8 m+ u
1、参与有效答题，评论区前10名将获赠定制记事本（封面可刻字）
# o9 U8 Z  e9 U: }2、活动截止时间：2019年6月17日10点整
6 h: A# W" l' [4 x8 i% {8 D3、上周获奖名单如下：TROY/涌/whisper/柳辉/白开水/Shinen/杆/张广平/吉祥/zaki，请在后台私信小编，发送：姓名+公司名称+手机+地址+刻字内容（仅限4个字以内）。


  E. U1 i/ [6 @+ V
1 C1 {& V/ z& g. L
! V7 B: V8 o6 \/ \: G————你可能错过的往期干货————

, p; m7 O3 F! e1 A5 \哇！一种很新颖的差分走线方式
宝藏文，高速先生所有原创技术文章，戳戳戳！
* _7 F# j) K0 q% l2 P

回复数字获取往期文章。（向上滑阅览）
2 k/ ]4 h8 }$ W# |8 v
- U. H$ e" e' J. ~回复36→高速串行之S参数系列
; {% a8 Q- _4 J3 {, v; K回复35→高速串行之编码系列
回复34→高速串行之S参数-连接器系列
+ U$ h& E0 ]* {8 Y1 j回复33→高速串行简史系列
$ V% k% H& S- }回复32→电源系列（下）
回复31→电源系列（上）
回复30→DDR系列（下）
6 |4 S: N7 k$ @4 Q回复29→DDR系列（上）
, |6 `* `0 n! l8 L4 A, Z7 l& X9 B/ [回复28→层叠系列（下）
& x5 c" b. x8 ^% M3 P9 V* C8 F回复27→层叠系列（上）
回复26→拓扑和端接系列（下）
" f5 v# Z7 y# ^回复25→拓扑和端接系列（上）
! J" V% n) P8 a6 U9 A: a7 n回复24→反射详解系列文章
回复23→阻抗系列（下）
回复22→阻抗系列（中）
回复21→阻抗系列（上）
4 c" F4 [  o' y/ h0 K回复20→绕线与时序
+ f5 p& W. P; p0 w回复19→SERDES与CDR系列
回复18→既等长，为何不等时系列
1 F  S7 x, `" X回复17→cadence等长处理&规则设置
: y4 D9 c: q1 C" Y: ]7 P4 y. d1 @9 s. `回复16→DDR时序学习笔记系列
回复15→串行系列
回复14→DDR信号完整性仿真介绍系列
回复13→PCB设计技巧分享一二
+ e5 o( \0 ?' r7 d回复12→高速设计三座大山
回复11→PCB设计十大误区-绕不完的等长系列
回复10→PCB设计十大误区三
, C# s) }' T9 W  q回复09→DDRX系列
回复08→高速串行系列
( o9 P: z  @) S% ]6 f/ ~: N1 z( v回复07→设计先生之回流设计系列
回复06→略谈Allegro Pcb Design 小技巧
回复05→PCB设计十大误区一二
6 q/ e4 N- P- J8 g回复04→微带线系列
回复03→抽丝剥茧系列
) Z2 W( l1 f2 S) W( E, h1 B+ R, @回复02→串扰探秘系列
( r; U* t$ D* D1 q, m9 c8 k回复01→案例分享系列