EDA365电子工程师网

标题: 答题 | 揭开一个等长不等时的“骗局” [打印本页]
作者: admin    时间: 2019-9-27 15:12
标题: 答题 | 揭开一个等长不等时的“骗局”
上期话题( j5 ]' K" F1 {8 v
揭开一个等长不等时的“骗局”
& ]1 @! X, c* Q/ w  V  m+ `) }3 O) A; I5 }, l" ]5 L) |
【文：刘为霞】. ~% H' K# L# r! D8 ~- ]
! f/ C3 E, a" X; B& Z1 C. \
（戳标题，即可查看上期文章回顾）
& k1 |: _7 N2 k4 \5 @问答实际中，什么情况可能造成等长却不等时？( u( D) m$ D2 ~8 [5 H( a
文章中，提到的等长不等时其实是一个假的不等时，因为是由软件设置引起的，实际中的话，内层线之间的DK相差不会有那么大，所以说这种情况下，成品的PCB上是不会出现不等时的情况，所以这是一个骗局。那么实际情况中，会有哪些情况会造成等长不等时呢？很多网友都回答额比较详细了，下面我们总结一下：
" R7 R  }; Q  [5 ]; j5 {4 n8 ~' D* a0 z8 F9 K/ l! I& `: t& C8 F
! z! L+ d* F# c
1、玻纤效应，这个速率越高的信号，越应该注意；
& f7 H, {) n4 n; W# G: r, N- |2、微带线和带状线之间等长；
* W0 V8 y, G  V/ H/ M$ \- K1 W3、蛇形线绕线带来的自耦合，线间距太近，或者小波浪绕的太小，这个我们测试板有过这方面的分析；* a- U" k; Z% {  @6 C( B7 w8 p
4、绕线没有考虑封装长度，这是实际上应该是假的等长了；5 y, }: J4 `4 [6 Z" D7 O
5、过孔和过孔stub造成的延时，这个主要是容性比较大造成的时延比较大；
0 p: A, ]: ^# V$ ?: [$ C6、跨分割，这个主要是因为回流路径的长度不一样。
/ J/ c7 J! P$ u: d1 Q
8 @* A5 ~  A/ Y6 i/ C' Q# v7 A! i& W  b/ e
实际上，原因可能不止这些，下次我们分享一个等长不等时的案例，这次不是演习，是真的时序有问题。
) l2 c) i' ?+ k9 M. D0 l- M/ ]$ O" j% e% m- M2 U

# b% F' E* I* N) v, f  L. R" `1 d) m7 }（以下内容选自部分网友答题）5 @- {, w' L% ?) b5 P3 Q& R
1.过孔，等长信号线不同数量过孔，过孔造成阻抗的不连续，导致会反射，加上过孔因为有容抗，导致信号会延迟；不同层的走线，等长信号在不同信号层走线，3.蛇形线绕线线宽过小，例如：1倍线宽的蛇形线，会产生信号的自耦合现象导致延时差异为负值。    ; \7 X  H+ ~8 n" m
@ 徐磊7 J5 g- o$ b  }6 l+ x
评分：3分% k; b! S  j- i: E8 _, y+ v
1.参考层不一致的时候可能造成等长不等时* F' Q" ~2 y  M# e' M: V
2.换成信号位置不统一
, E) c1 F+ t7 t6 ]3：电源不稳定也会造成不等时' k( ]7 X$ u; p" m9 X! C/ p7 a
4.端节不一致的时候   
. g# {# f* z7 ?4 {" \! m- w@ moody
2 D) t* X: w& x* c# W% ^# T- A$ G评分：3分0 U- h+ l- d+ F! X
长距离的跃层走线，一方面走微带线，一方面走带状线，这种情况下，长距离的话，可能会造成等长不等时的情况。    " E) f" V. R1 K' `3 S' n7 v
@  厚朴
  u' @) }! |+ ?评分：2分
# r) V7 d% A9 H) P: r6 i+ `7 |1,等长的线，在不同的层；2,等长且同层，但是间距不同，受到的串扰不同；3,不同信号的芯片引脚，其die   pcb的走线长度不同   
; ?7 [& W, }; J8 h- e  U) B+ e. d@ Ben
- K% i* T% {+ x7 Z- d7 J  v  _评分：3分
' M$ E" K2 K. Q; ?5 v& V% j1.当走线空间较密，且自身近距离绕线(中心矩<3H)时，对信号而言道路的引导能力变弱。它不愿走到前面的斑马线上，走近路，跨栏杆，我聪明，笑伙伴。造成传输延时变短，还好！被道路旁手持摄像机的高速仿真员发现，被用到学习教育的PPT中，提醒广大画图员注意时序安全。2.同组信号过孔数量使用不一致时，因为一个过孔有5-12ps的延时。3.同组信号不同层走线时，表层走线比内层传输速度快点，内层走线延时变长。且过孔的有效长度和无用长度(Stub)不一致。    7 y3 L: M7 Z' Z1 p) l$ b, ]
@ 山水江南
& D# x4 a$ `, a: N# q评分：3分% z/ `7 b8 C6 {1 |+ z% s
绕线间距和小凸起都可能造成等长不等时，速率越快，趋肤效应越明显，间距太小由于寄生参数和电磁特性的影响，可能会造成绕线后的时间更短，或绕小包，实际可能信号传输路径就是直线，也会造成绕线后时间更短。    ) F" c1 T: b( C1 Y4 O. Z
@ Cyber
; A3 N- S% W7 U0 B3 D评分：2分
# W  i  A, b( {# I换层可能会导致等长不等时，同组差分线如果在不同层，由于不同层可能传播速度不一样，可能会导致传播速度不一样   
! \  M- ]& b, R; p@ 陈强军
" e# w* s6 j, G评分：2分
5 p1 p# _/ S4 R4 {- Z* m) x! c1.像文中提到的pin  delay 没打开，或填写不正确会出现. a, H( B1 ?2 R  C
2.一组的走线，部分走线用via孔换层，改变参考层，且via孔长度和走线延迟不同，会出现等长不等时，但不会相差很大   
6 u5 G7 I9 b8 d' A; }! k+ ]  k+ O& C@ GFY
+ a9 w) I6 N# G% \  G! i% L1 y评分：2分
  O  K" i5 R. h7 j同一组线绕等长的时候一个在内层绕，一个在表底层绕，因为表底层和内能的传输速率是不一样的，有可能就会出现等成不等时的情况。    - J  b, t% z$ w' \5 @
@ 大羽将至: G3 x+ r% w( q: _9 b6 c/ I
评分：2分
- D" _' a7 O6 H# F& Y& X可以考虑不同层导致的过孔处的延时影响。   
. _$ I4 N2 O1 v$ W3 M: I5 T! [: D0 z@ 雨后初晴Cherry
$ f, d. g+ d# g评分：2分+ O$ y+ s) }- ]
1、过孔换层带来的等长不等时；
; [0 M" X% a' `0 v! l; J2、蛇形绕线的间距过小，使得传输速度变快；! ~( {) Z7 p3 Y+ c2 q7 i
3、走线跨分割。   
2 i( |: c6 H, j3 A& N@ 练晨蕾
2 }0 t2 r2 l- C, i评分：3分. x5 I2 a2 B9 x! M+ d4 {
首先没有分层等长而是总长度等长，可能会造成不等时，也就是每层的等效Dk不同；其次进行补偿&绕线时也会造成等长不等时，这与绕线&补偿的方式方法有关，往下说就是电磁场在补偿&绕线部分的传播有关；还有就是板上的等长要与连接器或者芯片上的pin  delay联合来看，从die到die实现等长，否则只有板级的等长，也不会等时。    3 Z. `9 H! O9 ^5 h) b5 G# N
@ 张颖: \( C% R8 q% V8 B
评分：3分% v  O  L. f5 ]1 h0 }
实际造成等长却不等时的影响较大的因素有：# A8 v5 N( U1 s8 C- x
【1】、同组不同层  [, [+ Z6 C4 p7 t: n- D
【2】过密的蛇形绕线4 }( w$ _! P6 \
【3】、跨分割
: n! k- g6 r- v3 x【4】、玻纤效应3 D5 a. u& ]: t4 \
【5】、封装长度等。    ( k$ n6 p4 N0 m! ^
@ 龍鳳呈祥; N8 M9 e) O- {$ y6 m
评分：3分
5 h" J( @1 C/ ?3 ?5 q0 u  V: V- ~, b可能导致等长不等时可能是玻纤分布不匀，导致p  n走线对应的等效dk值不一样    * l3 p. U: F( E2 n9 Q3 x
@ Alan
) c7 ]; Q4 S8 m; V% H' c6 h评分：2分
3 R. a1 @8 v' S* W, p软件设置错误，或者板材因素    . O% D) |, R  e
@ 无名有姓
7 V8 [; q/ J. K2 m, L8 H0 I7 n- o. f评分：2分
2 o, n# a4 @$ {3 Q3 `5 u" g下列情况可能造成等长却不等时：1、换层过孔数不一致。2、相同层的走线长度不一样。3、参考层不一样。4、绕等长的小波gap太小，小于线宽。    + a( m! d- y/ r6 L
@ 涌  l( s0 U, d8 B
评分：3分3 F1 H9 p' h7 {% p6 Y
玻纤效应会造成等长不等时，一般解决办法为多用小角度走线，旋转板材和使用开纤布。   
% l( K% l  M( H/ s# ?- }8 f@ 两处闲愁
# H2 w5 w/ i8 |评分：3分
7 B4 s# v5 T# b+ Z1、同组总线，有换层，但是每层不等长。2、表层的阻抗由于工艺原因难以控制；3、bga扇出线段长度不一致。其他的应该没啥特殊的嘞    7 \" p- Y, A# s" X* |' v
@ 张广平3 [5 \4 x% v/ g, h3 Z
评分：2分
' T$ r# O$ k+ M1 g  K6 x1.绕线间距太小，比如一倍，这样的线还不如不绕
& x' G- c# C1 U* k: Y; ?2.pin内偷线
. U6 \8 s. ]# E) }3.没有同组同层  E! V9 m& v# r8 R
4.没有考虑z轴延时( t0 w) O' m" q$ ?
5.文中所说，软件参数设置不对
+ W' A$ T8 M. P还有跨分割   
) d9 h# e9 A9 h, [1 F" d@ STEVEN
& |! [1 U: E: P4 ~7 C9 V评分：3分6 X1 a6 j/ ]2 e2 M& c, v
等长不一定等时的原因大概有：1,自身抖动都已经比想要等时的误差还大，所以等时的误差被“淹没”在抖动里了2,走线等长，但阻抗，串扰差异大3,芯片内部走线长度差异过大4,从源端到终端的等效寄生电容不一致等    * J' c8 H! \, P
@ 欧阳
* E1 X3 Q/ I/ Q6 k3 ?评分：3分' J) L4 `3 y! B4 \+ X
7 C' T+ r8 p, W/ A$ w  s; S
3 C8 e+ ]7 q2 V2 M2 J
更多精彩留言，请点击左下角原文阅读~& i4 A4 b3 y7 [/ B
查看我的积分，回复关键词“2019积分”；+ \) }- q8 N& H- `' I9 T7 H. W
看看我能兑换什么礼物，回复关键词“积分商城”；0 \( F' F* n; K& t$ j
# x( d4 _; X1 R3 j* D3 J. L9 N( \

7 r5 @& ~4 t0 J+ v. K( v$ z7 ?0 P' F7 _7 N& u
: k, O; t$ y3 z' a0 q
————你可能错过的往期干货————7 ~+ P! F0 M' x& X! I; Y" L

& e3 m4 O& Z7 r! P6 z揭开一个等长不等时的“骗局”
5 |8 C. `' E* w3 A1 D  I9 y宝藏文，高速先生所有原创技术文章，戳戳戳！9 x& [8 U" b3 N3 `  ^




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2