EDA365电子工程师网

标题: 一个等时不等长的DDR [打印本页]
作者: admin    时间: 2019-9-27 15:12
标题: 一个等时不等长的DDR
微信公众号 | 高速先生
: C# p: q5 v% R- `文 | 刘为霞
8 d/ l2 A1 V5 `0 d- I1 D' g关于DDR的设计，经历过无数项目历练的攻城狮们，肯定是很得心应手的。对于信号质量方面的改善，相信大家应该已经有自己的独门技巧了。同组同层，容性负载补偿，加上拉电阻等等，总有一款适合你的DDR。但是对于时序方面的控制，理论上只有一个办法——绕等长，速率越高的DDR，等长控制越严格，从±100mil，到±50mil，甚至±10mil。$ W+ _. U1 |( M: z! G, x
2 f( l) _( g- T$ L) f- {+ S
) J: y  \) n: S( L

' y  ]3 C' b0 D( g7 _- w+ h& ~本来我们的layout工程师也是在这样一条路上稳步前进。但是最近有个DDR4的项目，绕好了等长，如下图所示，一切都安排的明明白白之后，给SI工程师仿真，只等仿真结果一出来就gerber out，根本不用怀疑，信号质量肯定妥妥的，没问题。
, y: D4 {6 H& |; |结果，SI工程师没有同意投板，却提出了不合常理的时序要求，如下图所示：
& v) @) k6 v1 p1 x$ g
; g: J: |4 M- h( o2 R& W- J6 v' R9 V2 z1 V: |# A* \: e( Q7 C  i) @

4 f/ H. U1 U2 m7 M! }# c9 s, Q2 T2 h1 T/ w# \( _  d8 R. z. D" s
等长要求CS，CKE，ODT这些信号比其余CMD信号每段长120mil，按照这样来算的话，到U1这个位置，长度差就到了600mil。这和设计指导不一样。
8 l1 M6 M7 U$ ~/ q4 O0 E7 q瞬间感觉自己很委屈，这样的等长到时候地址控制线之间的延时会相差100ps左右，这样时序的margin就会变小，甚至可能跑不到要求的2400Mbps，于是硬气的提出了自己的质疑。/ J, y$ ~$ f* |* |: i* w4 b4 R
# c. I3 ~/ X: o2 w% E3 [" @% X
0 d2 u& ?& Z' x
  ~3 i) I6 g# V2 V& A: V  {
SI工程师也知道这种情况下，应该和设计人员普及一下关于时序方面的知识，不然后续遇到类似的DDR，不做仿真的话，可能会需要降频运行。于是将U1的仿真结果给设计人员看，蓝色的是CS,ODT,CKE等信号，绿色是其他的CMD信号，从时间上来看，蓝色的比绿色的信号快90ps左右。
& ~& }# R5 r* N+ J( h4 i这种情况的原因不是因为设计人员的误操作，或者不同层的时序不一致，也不是像上次文章中提到的层叠中的DK设置不一样，而是因为DDR颗粒的选型导致的，如下面图片所示：
# E; |1 k$ i+ B3 r* U# Q+ x" x& t6 I" J0 i8 E# O2 i1 O' C! U! j
: |9 I" j' ^+ n# K+ d3 g* R

% T2 Y/ \1 X9 H2 h9 }3 G* a+ J这款SDRAM的CS,CKE,ODT为单DIE结构，但是其他的信号却是双DIE结构，在封装中做T型拓扑，这样意味着双DIE的信号的容性更大一些，那么相应的上升沿会更缓一些，这个是比较好的影响，这样的话，信号质量会比较好，从图中的结果也可以看出来，绿色信号的振铃比较小。另一个影响是容性更大，意味着时延会更慢一些，所以相同等长的情况下，由于颗粒内部拓扑的影响，导致CMD信号会传输的更慢一些，体现在仿真结果中，自然是双DIE信号和单DIE信号会有不一样的上升沿和一定的延时差。! V! h0 q0 N8 U& |9 U9 {( Z& r5 H5 t
; {$ g. ~2 u$ g8 p1 e1 d
layout工程师恍然大悟，这是因为颗粒内部的结构和常规设计不一样导致，自然不能沿用常规的设计指导，以后遇到这种双DIE的DDR还是需要仿真之后再调整等长，不然可能会出问题。于是很愉快的按照上面的时序意见修改了版本，结果如下，后期客户反馈，DDR2400跑的飞起，一版成功。
- S. |0 s; d0 }3 Z! j. P+ K; o+ b1 p' D9 Z
+ l/ F. p: J! p  e- i4 @8 l* B
2 i/ j$ M. F# W+ c! Q

. U' M+ ~9 ]3 u* s$ R( ]: k3 [" [! R' S$ d0 a* A
— end —6 i" b" a; e4 U8 w  i

8 b2 T" t2 e5 [# c本期提问
8 t  u. T; @6 g: y
& q5 @% t5 \: f1 e6 r5 M5 D大家在DDR设计中，遇到过什么样有意思的等长要求呢？6 B- A) B6 h+ D; W0 G

  o6 n( }9 Z5 F- G. f! [
+ _: d; }  l8 i2 ]  s' J" t转发电子行业技术群送专属记事本
: y- q: w# D3 d6 n  H; [' ^
. a" S& x3 E( F2 V+ S3 D- U! V0 S/ l
1、将此文转发到100人以上的电子行业技术群2个及以上。( j. x' J1 @; X: E" w. w) J$ ~
2、截图后台至小编，前10位符合要求的朋友即获赠刻字版记事本（封面可刻字、内页有高速设计仿真常用换算表等）3 B$ C$ ~' ^' Y  D8 M
3、有相同群不计入，以小编收到的截图时间排序为准。
) ~1 D8 h5 m& R) r0 l/ i4、上周获奖名单如下：
: @- v: @$ z( D
厚朴/GFY/Zero/Alan
/
dcrammstein/EOFOC/山水江南/龍鳳呈祥/徐磊/STEVEN

' [9 }  r& g" P请在后台私信小编，发送：姓名+公司名称+手机+地址+刻字内容（仅限4个字以内）。
8 ~) i- ~% B2 o3 T+ I2 o" A* k( I2 U+ M0 c* A- l$ `7 m% |* T

1 ?$ D/ ^2 V( u5 D/ \
- `6 f9 _, e+ `4 u0 t0 A
% @: O% t8 S. k! @3 m1 F; x& z————你可能错过的往期干货————/ F3 l+ }) @* _' H
0 q! s. g" {; J) _5 n
揭开一个等长不等时的“骗局”
2 B. c$ G7 }$ v( k/ _0 k6 W0 n宝藏文，高速先生所有原创技术文章，戳戳戳！2 d1 H  Q) f3 u8 X8 @: g( }

' y4 E4 s2 H& _4 A" R
- _! {: ]1 p7 P1 b/ }: t回复数字获取往期文章。（向上滑阅览）
' ~( p% M4 b2 C( w7 v3 K/ v2 C. D2 Z: W
回复36→高速串行之S参数系列
9 t$ H; g) k8 K  x+ V6 A1 E回复35→高速串行之编码系列) X8 f7 [7 g5 N. k7 b) o; }
回复34→高速串行之S参数-连接器系列
# {4 X  v/ j; a( G回复33→高速串行简史系列
, W3 y% a3 U, V& o  v0 U! u回复32→电源系列（下）
" F  ^9 x( ^) P8 r/ E回复31→电源系列（上）! a+ \+ x  m* u" T$ a6 w
回复30→DDR系列（下）
% M7 \, S% i  Z6 [' ~回复29→DDR系列（上）! L. I2 T, |& N6 z
回复28→层叠系列（下）
# w1 ?, P. q3 I回复27→层叠系列（上）. B: T6 y5 b0 ]' P# r% e* N
回复26→拓扑和端接系列（下）
! V( [% h) l1 n: \5 J$ d- E4 U  E回复25→拓扑和端接系列（上）
7 p: j; b" ]) L# `8 a% _* f" `; w回复24→反射详解系列文章
5 E. K6 N+ c, z- J回复23→阻抗系列（下）
1 S/ B9 X3 r7 j; C$ j5 P. N( t) C+ t回复22→阻抗系列（中）+ J5 _* F3 h% @6 w6 H2 s& \! m
回复21→阻抗系列（上）" U  F* V2 p9 n" ~* Y* X
回复20→绕线与时序
3 \0 o6 V8 F7 C  {回复19→SERDES与CDR系列
" P# }, ?0 J% Y7 f回复18→既等长，为何不等时系列4 D2 K9 q% {$ J( }$ r
回复17→cadence等长处理&规则设置
+ e# @$ t# D! K5 V+ ^8 H回复16→DDR时序学习笔记系列
+ L+ M# p7 }6 H( D/ x回复15→串行系列
5 o% l6 b, l" x0 T8 z8 R回复14→DDR信号完整性仿真介绍系列% P1 B3 p5 U: n. h
回复13→PCB设计技巧分享一二) O: }9 R) ?0 n# Y2 W& X
回复12→高速设计三座大山- e1 `/ k% g9 G- j9 ~
回复11→PCB设计十大误区-绕不完的等长系列
+ Y2 b$ K- |7 Q' i5 b回复10→PCB设计十大误区三
. J1 Q# U. u: C# f! W回复09→DDRX系列# b" b5 A: l. V# v; j
回复08→高速串行系列
9 s6 y8 N" e, Z( p回复07→设计先生之回流设计系列
' P6 b  y. }( F8 t+ q3 T4 k回复06→略谈Allegro Pcb Design 小技巧8 h* M0 `& d9 H+ v8 q0 c" [$ o
回复05→PCB设计十大误区一二
5 J8 w# z  h6 Y/ l- C: y回复04→微带线系列
& Y' i( U/ d0 y, h回复03→抽丝剥茧系列
) m1 Y: j& a* \回复02→串扰探秘系列5 b, m8 I" b( e# W3 z1 l
回复01→案例分享系列
" i' M8 V' h6 h8 a% F7 p: a



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2