EDA365电子工程师网
标题:
答题 | 没有测试的人生不完美
[打印本页]
作者:
admin
时间:
2019-9-27 15:12
标题:
答题 | 没有测试的人生不完美
<div id="js_content">
上期话题
) E! e# U: u) z/ Y% Q7 Z
没有测试的人生不完美
+ m+ H' d4 k; u6 E4 R% J5 X; Y& R
【文：刘丽娟】
7 j3 u4 s* d5 _6 T o, S% S
$ n( z8 O/ c# a& m6 k- J. f2 p7 V2 H
（戳标题，即可查看上期文章回顾）
/ R; f% G! `% j* ~0 `
问答从本周起，我们会花几周的时间专门聊聊测试那些事儿，大家有什么关心的话题吗？
/ s% y5 m! N/ m2 ~5 j5 I
这周的文章是接下来几周测试话题的引言，从大家的反馈看，既有完全的测试小白，也有已经在门内的专业测试工程师。想要面面俱到讲完所有的仪器、测试理论&实例，怕是要开个线下的学习班才行呐。
% M# s2 t- M) e$ @; V7 y
) k) O* I4 X- A" W# a
0 o2 V6 e/ A* s, W
小编会综合大家的反馈，从中挑选最受关注的话题开始讲起，尽量兼顾小白和大拿，若有未详尽之处，还望雅正（ren zhe）
7 n& G7 w. o& V6 S
* F* m7 w* g+ [( e. d' ?9 b
7 r" ^( K7 K" K$ K
（以下内容选自部分网友答题）
( d5 q) t9 [, {# x$ s5 I
首先，感兴趣的pcb的生产飞针测试如何进行？其次就是S参数测试，测试后波形怎么分析，如何指导改进。S参数代表的意义等
8 {. V l# s) [1 p. C0 [
@ Jamie
8 m5 c/ |: e* w
评分：2分
* S ^: ^! g1 _3 Z
建议高速先生普及下关于测试的知识：【1】、PCB测试点的设计规范要求具体有哪些？【2】、板厂出货前PCB测试流程是怎样的？【3】、测试夹具制作要点和注意事项有哪些？【4】、还有示波器测试波形时序、重点讲下眼图测试 【5】、用TDR测试阻抗.【6】、矢量网络分析仪测S参数。【7】、高速连接器如何测试·【8】DDR系列测试等最好有案例来讲解步骤和分析数据。
6 L& g9 i2 @7 a M7 L; q" S1 S
@ 龍鳳呈祥
5 o4 j' N8 a" K0 s" i4 X& E
评分：3分
2 M. N" Y4 x2 l1 f4 _: O0 o
wifi等信号如何测试阻抗，测试走线的起点和终点分别在哪？
. f2 Y9 X! n" V/ R2 U( d, }) g
@ 涌
9 R" Y- [- m5 k- U; r! a8 K5 _2 [
评分：2分
; y; Z9 F: ?# {" w( R
1.每当线路板在测试部门测试不通过时，每当产品在客户处作系统调试不通过时，测试才被我们关心起来。根据测试员的建议来排查PCB画图问题，大到封装拓扑的空间布局，小到过孔导线的拐弯末角，结果，都要修改并导出歌波，重新发板厂制板。所以画图员就特别钦佩测试员，仪器架设，产品通电，手握探针迹线点点，眼盯屏幕随波变变。从像天书一样的坐标图形中捕捉转瞬即逝的跳动，从密密麻麻的按键旋钮上测量难分伯仲的差异。窗外清风吹来，紧锁的眉头慢慢舒展，指着板对我说，这里优化，那边修改。2.有时我在想，若我也了解一点测试的知识，也不至于每次和测试员交流时只是那三个字“好的，诺”。这次高速先生推出测试专题，我很高兴。想了解：示波器测波形，TDR阻抗，S参数测试的知识。
- v& { F; W6 N# [+ A& R; n
@ 山水江南
w3 O m# B) v5 U% T+ `( O! J2 ~9 P
评分：3分
( s) v0 {" E4 P' o0 s4 n
怎样看频域波形
2 J1 |/ Z8 i+ Q+ S! M% X
@ ZF
\0 r8 W# u0 d; }, {. T0 K& m
评分：2分
" y0 U: g+ D" F7 J" j; ~
网络分析仪怎么测阻抗？
P3 r: h6 M% E* K
@ vision
8 m, [0 Q1 Q6 Q I2 w
评分：2分
3 y" c' T, L6 r- d! F' P" `) f
没有测试的人生不完美，讲不明白方法的小编不可爱。拿到硬件测测开短路看看电源时钟输出这种简单的就不要讲了吃瓜群众混了这么多年也该看会了，多讲讲如何通过一个波形或是频谱定位分析问题找寻真相吧，就像行文所说好的波形千篇一律，有问题的才是值得讲解讲解的。
1 [9 a! s3 A- L: y9 O
@ Vincent
( S1 V) e) B4 k _5 x! b1 _( c0 H6 }
评分：2分
! T% [) F* g6 |9 D& t: I
硬件总是说，哎你这SI/PI测试fail了算毛啊，我压力测试杠杠的过；或者就是SI/PI测试fail多少个%才必须要改；工作背景一般的总不在乎板级测试，没法沟通，好多做产品的总是没那么重视只觉得可靠性过了就行，这个就搞得我很郁闷。
4 J" P$ ^% c$ V" i' T
@ wangxj
" O" Y, y4 W# G L5 j
评分：2分
1 A6 ]* N$ ^+ Q$ s" v
请讲解一下测试的具体步骤、需要测试哪些参数、如何看懂波形及如何从波形上判断信号质量。感谢！
1 E7 }( b+ J) ]% F; I5 H4 a( S
@ 项
. G3 Q# n# F6 N7 a2 i
评分：2分
+ ?# }$ D3 `2 v( x0 `
一般的S参数大家都知道，除了s参数还有相位之类的，一直没搞懂。还有有源测试除了眼图，还有误码测试，也可以讲讲。
% b5 K6 ` V, {5 X6 _: K8 O" @
@ 两处闲愁
+ ]/ S# _2 [1 P! o1 Y
评分：2分
. _, q: Q& F0 P6 g9 b
想研究电机的测试，还有一些协议测试。这些对硬件来说也是重要的一还。
7 D/ x1 s ~5 m% Q9 v$ S) F
@ moody
% [* B+ w! N9 G) X( B# M5 b
评分：2分
% k/ o! \1 \6 N( _# |; U Z4 o
完全小白，能否全面讲讲各种测试仪器作用以及这些结果意味着什么？怎么改善？
5 _9 I7 v) @1 P5 |0 Q
@ 漂_泊Mark
2 b$ H' F+ s, n/ }; e; T# j: h" ]
评分：2分
3 F9 i3 K0 E7 Y' ]
做测试其实也很苦恼，USB3.0/PCIE3.0接收
* Y* G7 @1 p% g5 |* Q! V
1，端眼图明明已经压了，可对业务貌似没有影响，开发就补处理了，也不分析是均衡的影响呢，还是业务压力不够。
6 d( b0 H! {. @) h5 q
2，随意信号频率的上升，如PCIE4.0,DDR4等，示波器的测试效果对测试点位置要求更高，实际该类信号chip to chip也比较多，感觉示波器测试也力不从心了。
( D" ^/ k4 i v1 Q
3，各类总线的眼图及结果fail的测试项目，如何分析具体线路上哪个设计影响的。
$ z* _3 ~7 u- E0 k
4，随意信号频率也来越高，没有特定夹具下，示波器等仪器的必要性？
3 [# l2 o; c" o( A- Z5 W( H0 B
+ S8 C B: E4 T4 Z
@ hk
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2