漫谈板级有源测试

admin

微信公众号 | 高速先生
文 | 刘丽娟
* i# G7 J3 @( y; w关于测试，分板级测试和芯片测试，板级测试又分无源测试，有源测试。板级测试的目的是验证在当前特定的这块PCB上，板材、拓扑结构、走线长度等等都已固化的情况下，信号质量如何。芯片测试的目的是验证这款芯片，它的各项性能最好能到什么程度、最薄弱的环节又在哪。因为芯片测试的仪器是误码仪，跟板级测试的手段、目的都不相同，所以今天我们先讲讲板级测试中的有源测试，芯片测试放到下次再讲。

2 g- V; b5 k) w% J5 Y+ ]- k
8 H+ T1 m8 k: [5 Y上周关于测试的留言中点赞人数最多的问题是：“请讲解一下测试的具体步骤、需要测试哪些参数、如何看懂波形及如何从波形上判断信号质量。”这个问题看似寥寥两行，其实是个范围非常大的问题。

+ P. v0 d( s' |  a% h
首先不同的信号有不同的测试方法：比如接口测试，那首先你得有个test fixture，将板子上的信号引到fixture上，然后用SMA cable或者probe进行测试，典型的有HDMI、USB、PCIE、网口等，如果你是板内信号测试，那你就在板上的测试点上用probe进行点测。
' X! [. S, W; O. _4 s

6 ~% V3 k" t0 _* W# e其次，不同的信号需要测试的参数不同：


4 ]1 {; K# C9 `" @1 P有的要测skew，对间对内的skew都要测，典型就是各种显示接口，比如HDMI；
. z' W- D$ \6 X& m9 M
7 m$ Z  }$ a7 n* G
有的要测波形、时序，像需要参考外部时钟采样的信号基本都要测，比如I2C、DDR等，其中像I2C这种菊花链结构信号，总线上会挂多个device，每个device有自己唯一的地址代码，所以要根据地址代码把每个device都测到；


有的只要测眼图即可，内嵌时钟信号的serdes信号都属于这种，比如PCIE；
1 K  ]/ s$ \0 C" W4 [
6 l- a7 T: t8 O5 H
有的要测板子工作时的极限情况，比如所有设备都插上同时工作时的电压跌落、插拔动作造成的浪涌，典型的就是USB；

8 c/ E" g8 o' x
有的要测试晶振出来时钟信号的频率及偏差，此时不能示波器测，要用频率计测（由于频率计的操作实在是太简单了，就不展开讲了）；
5 g; ?5 c) E' x# B% f

* F7 K! b& {3 [  O1 K( ?6 a前面列举的“有的……有的”都是针对信号，电源除了要分别测轻载、重载时的电源压降、纹波噪声，有时还要测power on、power off的时序。
1 r: Z. [2 U, A7 F" R- F
1 k/ j6 M  S3 G7 V& A
下面我们从设计阶段简单介绍测试的过程。

6 w, ]+ a" P2 i" h
首先在设计时要考虑到这根信号是否有测试的需求，通常这个DFT（Design For Test）检查会放在设计基本完成时做。如果有测试需求，检查在RX BGA端附近有没有过孔或AC耦合电容，有就不需要再额外添加测试点，以避免引入多余的东西：一个开窗的圆形焊盘，肯定比你的走线要宽得多，这对于信号来说会额外增加一个阻抗不连续点。如果芯片直接表层出线且在芯片BGA 焊盘500mil以内都没有“天然的”测试点，那就需要人工额外加测试点了，测试点的要求是：位置加在500mil以内，越近越好，圆形测试点的直径越小越好，一般20mil。

2 ^8 a0 ~8 X: h# v
PCB做好后，板厂会用TDR做基本的阻抗测试，但板厂做的是阻抗条测试，不是你板上真正的链路。所以一般你会拿到一两片光板，方便你自己做板内链路的阻抗测试。


等PCBA后，板子上电正常的才会拿去做SI测试，不要问什么……没有电哪来的信号。


下面以一个DDR4-2400的地址信号测试为例简单介绍测试过程：先选一台带宽≥6GHz的示波器，加一根单端探棒、一根差分探棒；挑选最近、最远两个颗粒；单端、差分探棒分别点在颗粒端的地址、时钟信号上，如果你有芯片公司提供的tool也行，不然就得老老实实焊接进行探测了；然后调整触发电平使信号稳定的显示在屏幕上。
% B6 `: Q8 l' A* i" I/ W结果发现最近的颗粒上在400mV~500mV间地址信号存在明显的回沟。功能测试也发现DDR4信号有误码，甚至都不能初始化。
: g2 Q0 z+ r. G4 z作为仿真工程师，就喜欢做一下仿测拟合确认问题，万一是因为测试点的原因呢，毕竟测试点和芯片die还有一段距离呢（就算测试点就在pin上，pin到die还有一段封装长度），而且之前也常遇到测试点上波形不行，但是die上波形好好的情况。所以把测试数据保存成.csv格式文档，做了一下仿测拟合，测试点上的波形和测试结果拟合上后，去看第一个颗粒所有地址信号在die上的眼图……咦~~~确实有问题哦，绝大部分的地址信号的回勾都压到VIH/VIL电平了。

; m* F5 q, k8 y

' c1 h& G6 {3 N

( t9 X* s0 _: s/ D5 |我们知道这个回沟是由于颗粒感受到的阻抗不匹配造成的，因为DDR的地址信号大多数情况下都是一拖多的结构，每一个颗粒处在链路的不同位置，所以多重反射后每个颗粒感受的阻抗也是不一样的。为此，我们调整了走线以使减弱阻抗不匹配的反射程度，调整后颗粒die上所有的地址信号回沟都远离了VIL/VIH。
/ H: s! [3 `5 ~2 B* k
上面只是以地址信号的波形质量为例，当然还有其它参数要测，只是操作方法大同小异，就不一一列举了，不然就成SOP了。
% ]2 G6 e# {+ ?

- k0 }7 i3 w+ G* J# B8 |  R
% E1 k, S1 Y6 n( V鉴于有些同学问的问题比较杂散，不太好穿插在文章里讲，只好单独给你们翻牌子了~~今天只能翻三位，不能更多啦~~

5 H2 E1 A4 W* j
2 Z# M* s$ w6 U0 S* r* V! i2 z“wifi等信号如何测试阻抗，测试走线的起点和终点分别在哪？”


7 F& b( c6 |1 Z( F- a/ [# s+ E" e——阻抗测试不需要分起点和终点，从哪头测都行，哪头有测试点就在哪头测，但是通常情况下，像WiFi这种天线信号，只有芯片这边是有测试点的（信号pin开窗，同时有地pin），同时像WiFi这种天线信号测试，更通用的测试不是测阻抗，而是用矢网测驻波比。
$ q; l- [0 N* m) `# s5 s6 X         “网络分析仪怎么测阻抗？”
3 l, F" w' I) G% V6 E- k& k
! R! g- T2 G/ X- C
- o. c! W' k. B——网分是频域的仪器，但时域和频域之间可以通过傅里叶变换/逆傅里叶变换的数学运算来实现互换，所以只要在网分上安装了TDR控件，仪器就能将频域的S参数通过数学运算转成时域的阻抗，并显示在屏幕。同理如果你用时域的TDR测出了TDT，也可以显示出S参数。

( \  j/ E5 ^3 S1 W5 W) j( @( X- e) Q& M
“高速连接器如何测试？”

/ L+ B9 q3 @1 @- L8 w5 a! H) h& T
5 p" C) a' x$ g! T0 t——首先你得做套fixture：公头母头各一块，再加TRL校准板一块（或者买软件去嵌也可）；然后你得有台矢网哦~~

  ~/ ~  V& J6 k+ \' c5 P! F) @
— end —
* u! h5 Y5 b6 S6 f. m" A6 S
0 j; Z& e1 `. t' a本期提问
: I6 G. C; d2 @2 R0 Q/ @
; g* d2 Q1 V0 s板级无源的性能最终是以有源结果作为定论，但板级有源示波器测试会有局限性，你遇到了哪些？
6 L3 x% |( L  Y$ s


% X- x6 A! S% T0 w$ U& l0 J" I
! K- b9 a2 N0 V* Z+ P3 z分享转发此文送专属记事本
, \) r/ P1 a' S  `9 M4 q
5 J+ @( w3 [' \8 m* R; T) R
3 [9 I, t2 i9 {0 q1 l! T1、将此文转发到行业微信群或者朋友圈，选其一即可。
2、截图后台至小编，即获赠刻字版记事本（封面可刻字、内页有高速设计仿真常用换算表等）。
3、截图后，再次发送：姓名+公司名称+手机+地址+刻字内容（仅限3个中文字以内）。
4、本次活动有效期即日起至7月23日。
( x& k$ w( B! r. Z5、前200名有效，机会大大的有，笔记本福利的最后一波。
' n, S9 ?+ n3 |1 P  e/ [1 V

  q( ^& Y* a9 z9 u$ q8 O

————你可能错过的往期干货————

3 Q0 P3 s' _  |, ^/ j% u没有测试的人生不完美
宝藏文，高速先生所有原创技术文章，戳戳戳！
2 y& ]; t5 |+ g0 C! |% U8 x; J

回复数字获取往期文章。（向上滑阅览）

回复36→高速串行之S参数系列
回复35→高速串行之编码系列
$ J' f8 h( ]9 ^  d/ e回复34→高速串行之S参数-连接器系列
  s8 Q% @3 R* G3 R* [/ \# l* D8 Z回复33→高速串行简史系列
回复32→电源系列（下）
2 T$ W/ u" ?8 E. r9 ^1 P回复31→电源系列（上）
1 a0 B% o6 T# G回复30→DDR系列（下）
, Q% y( E0 }- p- b( O: I( ?( L7 L回复29→DDR系列（上）
% h4 H4 D* w) r- C, A2 l/ n! J  u回复28→层叠系列（下）
7 U5 k/ L- R& ]! f! {- Y, V  A回复27→层叠系列（上）
9 `  C' `% X6 O回复26→拓扑和端接系列（下）
. ^/ Z+ ~0 v- |6 Y! y  z回复25→拓扑和端接系列（上）
. \6 i4 S6 i  k; b$ W* `1 A回复24→反射详解系列文章
回复23→阻抗系列（下）
: C3 V3 k. ~# ~: E+ B回复22→阻抗系列（中）
; A; E2 b+ R8 C& c, @' D回复21→阻抗系列（上）
回复20→绕线与时序
/ p0 Y0 l3 O' t2 k回复19→SERDES与CDR系列
  {5 [* T% `; [. N9 h回复18→既等长，为何不等时系列
: ~9 A; L9 |- v- t/ v回复17→cadence等长处理&规则设置
6 b4 N/ t5 Y7 |/ n回复16→DDR时序学习笔记系列
$ e4 @- c: [4 n/ G回复15→串行系列
回复14→DDR信号完整性仿真介绍系列
回复13→PCB设计技巧分享一二
' w) u! Q% t; g/ q' h! [回复12→高速设计三座大山
. }. X1 `9 y; G- H, h回复11→PCB设计十大误区-绕不完的等长系列
+ d! P# u1 J0 X: c# }回复10→PCB设计十大误区三
. V2 z, u: N, p* S9 A回复09→DDRX系列
回复08→高速串行系列
8 l- h9 E! Y" X- Q5 L9 L; ]回复07→设计先生之回流设计系列
回复06→略谈Allegro Pcb Design 小技巧
回复05→PCB设计十大误区一二
回复04→微带线系列
/ Q! G  B' M% s9 a2 D0 n/ H* |7 {回复03→抽丝剥茧系列
回复02→串扰探秘系列
" h3 ]* e. D; v$ Y4 t4 f回复01→案例分享系列
8 e3 j1 ~5 p9 t" b