EDA365电子工程师网

标题: 答题 | 漫谈板级有源测试 [打印本页]

---

作者: admin    时间: 2019-9-27 15:12
标题: 答题 | 漫谈板级有源测试
上期话题
! p8 R- p5 ~( F漫谈板级有源测试
【文：刘丽娟】
9 m" R8 J7 \& Z: u4 n2 P& S- \
2 ?+ [" l" v# b$ l  p（戳标题，即可查看上期文章回顾）
问答板级无源的性能最终是以有源结果作为定论，但板级有源示波器测试会有局限性，你遇到了哪些？
板级示波器测试的局限性，我们排除探棒带宽，甚至寄生电容/电阻不同导致信号幅度不同的情况。

" {; f$ h2 b  d1 m6 e
& K* l# x- _+ L, z6 I+ O6 J0 b, W除了大家提到的由于布线空间、结构件的限制导致无法将测试点就近放到接收端，对于并行信号，就导致测试点的波形有可能跟芯片真正接收到波形差异比较大。


5 y; k+ a2 J  y& b- x! x另一个问题是对于serdes信号，点测到的眼图是未经实际芯片内部CDR、均衡后的真正眼图。可能出现点测的眼图是闭合的，但实际功能测试/可靠性测试时一点问题都没有。此时一般不用示波器测了，而是通过串口用芯片自带的tool查看均衡后的误码率轮廓眼图。
( }- Y+ ~. Y% n- }. O8 L" h示波器的存储深度，及是否四通道全带宽的限制也比较明显，对于小概率事件，会直接影响到你是否能捕捉得到。


（以下内容选自部分网友答题）
1.测试点的限制。因探针接触和量产方便的原因，测试点有形状大小、到其它元素距离的要求，限制了它在空间较密的芯片区域放置。在远离芯片的走线区域可以放置，但距离信号的发送端或接收端较远，引入了Stub的阻抗不连续。2.有的板测试时通过夹具与探针，或连接器来引出信号，增加链路距离，容易带入噪声，造成信号幅度衰减，时序采样抖动。   
1 x2 T8 _3 L  m3 }8 s6 T, O@ 山水江南
评分：3分
【1】、如果示波器探头的带宽不够，示波器的带宽再高也是无用，这是个瓶颈效应。（通常会在探头上会写明多少MHz）
. X/ p  d# v  J0 O% G【2】、示波器探头在使用时，必须保证地线夹子可靠的接了地（被测系统的地，非真正的大地），否则，就会看到一个很大的50Hz的信号，这是因为示波器的地线没连好，而感应到空间中的50Hz工频市电而产生的。这一点需要注意。
【3】、示波器的探头寿命不好说，取决于使用环境和方法。示波器的探头有非常多的种类，不同的性能，比如高压，差分，有源高速探头等等，价格也相差很大，此外有的有源探头和电流探头需要进行零点漂移调整。
【4】、示波器探头在使用之前应该先对其阻抗匹配部分进行调节。如果阻抗不匹配的话，测量到的波形将会变形。   
% a% w' V% y- K* K@ 龍鳳呈祥
: {! [" L( ^1 G3 ?$ ]7 B  Q评分：3分
我司引入某品牌的ddr3，需要供应商做SI测试，供应商好像是把我们的板上的DDR取下，换上他们的，带走测试点的，有载板的DDR。进行SI测试。他们说这样很准。不知道是不是真的，咱也不敢问
9 c' W& M2 E6 I1 n' j0 B@ 欧阳
评分：3分
某TI解串芯片，号称可以将高速串行信号进行均衡之后，从另外两个引脚输出，然后用示波器去测量，就可以得到信号均衡后的波形。不知道这个准不准  
& ]( ?+ b0 H  H4 ?@ Ben
! [8 n. p8 C7 ?评分：3分
您所提到的调整走线以减小阻抗不匹配的程度，主要是调整不同segment的线宽么？我之前有遇到是线宽和线长都调节的情况，从仿真结果看，调整不同segment的长度，回钩会有改善，但我没太懂调整线长如何起的作用，请问你有遇到么，能具体分享一下么？
@ Lily
评分：2分
4 p" r& `% G7 ]; x4 Y7 l- i; L动态范围小。
@ 涌
评分：2分
示波器同时查看多个连续低占空比脉冲就要提高采集时间窗口，让它们落在有限的存储器内，大多数时候只能降低采样率达到，而这直接导致时间测试精度下降。
@ Vincent
& N; M- M% h- ?" L0 p评分：3分
+ |0 p: z3 h$ U. o4 c: q板级有源测试可能受限于探头的带宽，动态，测试点的阻抗匹配，测试点的接地等。这些测试引入的误差都有可能影响你的判断。
@ 杆
评分：2分
2 J& }2 g1 L; }5 ~0 e; T4 c1，示波器贷带宽的限制，包括探头2.  测试点可能会引入stub造成测试误差3.示波器的夹子测试环路引入外接干扰   
@ moody
7 f' E6 I" q: Z9 s; q5 @: m评分：2分
# ^, e; i. z$ {4 a$ k0 c1 }1，对于测试点选择要求高，尤其越高速越是严格，否则测试结果无意义，除非有完美的去嵌。
2，高速串行总线，如PCIE3.0等，接收端都有内部均衡，而示波器虽有但不完全一致，导致示波器的结果与实际有偏差
' K  C; ~) x) `3，需要定制特定的夹具，才能更好测量，成本高。
4，带宽不够、采样率导致的细节丢失，采样深度大而处理速度非常慢。
/ C2 N" P( k* }2 I7 \5，死区的存在，导致抓取小概率的信号异常要对信号非常了解，合理设定才能较快捕获。
* }2 w5 e1 k/ B% I. ~% S& F9 f5 N6 M6，对信号带宽与之带宽有几倍关系要求，否则测试结果会有偏差大，可测试信号范围有限。   
9 P; D- R; a8 l" L. y( z: M- M: B; ~/ v@ hk
2 U' ^! ]  o3 u! G  \: A评分：3分
评分：3分
更多精彩留言，请点击左下角原文阅读~
查看我的积分，回复关键词“2019积分”；
看看我能兑换什么礼物，回复关键词“积分商城”；
# a$ l! ]3 w. `" n% Y7 ]5 K# x$ R
) m+ r0 }% V! k5 x4 N& R. C

" J8 o  R2 _( [& P- Y- p
- S* f/ s6 B6 w' B% L  s————你可能错过的往期干货————

" P0 q/ Z' A% A3 v+ H1 _漫谈板级有源测试
# |/ h/ p9 S8 b宝藏文，高速先生所有原创技术文章，戳戳戳！

3 R0 ~5 t/ k; X0 {5 G
  F6 M- U7 f' i9 r$ v4 d

---

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)

Powered by Discuz! X3.2