EDA365电子工程师网

标题: 围殴DDR系列之设计与仿真分析篇 [打印本页]

---

作者: admin    时间: 2019-9-27 15:12
标题: 围殴DDR系列之设计与仿真分析篇
文 / 姜杰（微信公众号：高速先生）
: N. z( I$ A9 p0 P1 X
* U) R9 H. r5 Q$ o
' ^$ _. Q; A0 p! P/ i* W作为高速先生的宝藏话题，DDR的设计与仿真一直是我们关注的重点，上周五的文章介绍了DDR的发展历史、关键技术和JEDEC标准，本周继续对DDR设计及仿真分析的文章进行分类导读。



# ^2 d6 v0 f$ p0 D& Y1 S4 j4 ]
" p1 v+ F( `4 E01
3 P8 ]4 W% o3 A7 z4 E& c  X! A

4 O2 b* O) t/ K1 @) l对于Layout工程师而言，最关心的莫过于DDR的设计要点。比如，在布局阶段，需要评估DDR走线拓扑对布局的影响（主要针对地址控制类信号）、滤波电容的布局要求、VREF电路布局、匹配电阻的布局等；在布线阶段，除了走线拓扑，还需要关注等长要求和电源设计。《DDR3布局的那些事儿》、《DDR3布线的那些事儿》
# }0 {3 h6 r# o- h' f

' N. r" d% K; u* g
4 W& Y/ @  e7 V
02
8 P8 Q$ R6 B( `" Q4 v
/ k% Z% H1 v# D5 R; ]
9 o7 T4 _5 n/ X提到DDR设计，少不了线长匹配和时序要求，对于DDR等长要求的总体原则是：地址、控制/命令信号与时钟做等长。DQ/DM信号与DQS做等长。本文用仿真实例向大家展示DDR中地址相对于时钟的建立时间与保持时间。《DDR线长匹配与时序（上）》
1 a7 Z& c# w# M9 V$ u* J8 Y7 @

" K" x( C$ `2 U

8 Z$ S7 R" Q- E* C: v03
3 ~7 M* ?2 f9 b  Y

3 d  O; G8 i) s: C数据信号与DQS又是什么样的关系呢？DDR和普通的SDRAM相比，读取速率翻番，这个又该怎么理解？对等长要求的影响如何？《DDR线长匹配与时序（下）》
) Z' X1 V( V5 D5 _! O+ G# i7 D2 Z
2 S7 v0 s/ ?8 h4 S
  z8 M  b( J4 v6 d6 H+ _04

. Q9 ?) r% \5 @
8 [) y/ M; l7 ~, u6 j: J* @5 K$ tDDR信号网络多，走线密度大，速率较高，DDR信号质量直接关系到整块板子的设计成败，此时，仿真分析会为我们的设计提供有力的支撑。本文通过几个案例让初学者对DDR仿真有一个简单的认识。《DDR信号完整性仿真介绍一》、《DDR信号完整性仿真介绍二》
/ `3 N) A# u0 q- P
& }  a) G  D( j
05
( R- p  I0 W( I$ x0 g& c' E, d( N
+ s" h8 l6 m8 X  E. Y8 c2 a
此外，对于DDR这种并行信号的串扰该如何评估？希望这篇文章对你有所启发。《几张图让你轻松理解DDR的串扰》


7 H% U  d# i$ g) Q* {3 }7 r
" O* {0 j. n2 S( l' J0 w6 f
3 q* @$ y! G8 p/ X1 [

————你可能错过的往期干货————


% Y+ E6 v8 u9 {! K


漫谈板级有源测试
# u+ s. @% f- L- i! y2 J围殴DDR系列
宝藏文，高速先生所有原创技术文章，戳戳戳！

---

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)

Powered by Discuz! X3.2