说好不哭，直到电流“烧”红了过孔……

admin

微信公众号 | 高速先生
0 [+ Y8 I: _3 D/ E文 | 姜杰
% p6 Y$ B% `- W, y8 ~
; w6 N: y  A3 o; h; ]+ Z" m
7 H) _* R7 q1 f/ o7 K不走寻常路的电流是PCB设计中的“刺头”，有时明明给它铺好了阳关道，它却偏偏要走独木桥，让人欲哭无泪。
. f' P. A/ U9 P& n就像高速先生之前遇到的一个案例，电源输出过孔排列的整整齐齐，虚位以待，电流偏偏舍近求远，就挑了几个你意想不到的过孔硬刚到底。
* c1 w( I1 P! C1 r1 B供电模块VRM与用电端SINK的相对位置如下。
: r5 ~0 K" r3 e; X  |' E( s% u
其中，VRM采用DC-DC开关电源，DC-DC外围电感L5电源输出管脚附近的过孔分布均匀，内圈过孔与管脚的间距d1=d2=d3（局部放大图如下）。
) H/ T& \! a- q% P* d2 [
  F  j1 w, E# L) d7 E4 Q, p. S看起来似乎没啥毛病，按照预期，电流至少会在离L5电源输出管脚最近的内圈过孔上均匀分布。不过，再一想SINK端与VRM端的相对位置，有些朋友开始犯嘀咕了，电流都是喜欢走捷径（电阻较小的路径）的，那么，离SINK端更近的左下方的过孔通流会不会多点呢？高速先生一开始也是这么想，但是仿真的结果却让人大跌眼镜：过孔电流分布图显示，在电流流向的反方向（白色方框区域），有几个过孔通流较大，这是怎么回事？！
6 N! _6 T/ E2 @3 C7 t$ x  {' M
3 J4 j4 ?) f- U  ?4 H/ E" {, {打破砂锅问到底是高速先生的一贯风格。通过仔细分析过孔载流，发现过孔通流除了与电源输出管脚的间距有关系，似乎与过孔阵列的缺口方向也存在某种神秘的关联。
( t* O! M& b8 i( f' q


/ |0 `" d  @7 R; d& N/ o大胆假设，小心求证，困难看淡，说干就干。先把模型简化，删除板上其它器件和走线，保留内层电源、地平面的连接，同时，将VRM用一端电源输出、另一端接地的电容代替，调整VRM与SINK的相对位置。简化后的模型如下。
简化模型的VRM端过孔电流分布已初露端倪，似乎能看出点趋势来了。

) G, O) g) t: C5 ~9 t& S为了能进一步说明问题，我们继续调整过孔阵列的缺口方向，比较过孔载流的情况。

只看阵列缺口对称时的情况似乎还不够全面，那就再看看不对称时的载流。

4 M- q, c5 g/ P想必各位已经看出规律了：在电源输出过孔与管脚间距相同的情况下，最靠近阵列缺口的过孔载流最大。为什么会出现这种现象呢？
/ }; K4 p9 C+ ?1 R  U# w
5 V, O& h- W9 c

不妨再来看看电流密度图。以左侧的电源输出管脚为例，一开始电流以管脚为中心向四周均匀发散，对于有过孔分布的三个方向，电流会迅速找到最近的过孔，流向内层电源平面。而从过孔阵列缺口溜出来一部分电流，遭遇大概是这样的：出发时扫眼一看，一马平川，前方全是铜皮，没有过孔挡路，好嗨哟，跑着跑着发现没路了，不知谁喊了一嗓子：“此路不通，拐啦拐啦！”于是，逃窜出来的大部分电流又猛打方向，掉头钻进了离缺口最近的过孔。
这么一折腾，出现阵列缺口附近过孔载流最大的现象也就不足为奇了。
1 p; v$ u+ Y# q( B- k
: F- g8 ~" W6 u. R9 e# p6 F
, `, R' X2 }) O* Q. K0 m
— end —
  c- u) j1 p: _( v
本期提问

% P6 W3 f5 C. ~保持同样的过孔间距，阵列缺口补上之后VRM端载流最大的过孔会出现在哪个位置呢？


0 j2 t2 ^, z' m( l1 {- E3 x" }

  t5 T- w* M2 o3 F# U! [


7 G. O  `( @* B( b" }% f! F; s7 P
$ L. i( ]) ?+ j/ k, K————你可能错过的往期干货————

3 {. L0 L( V2 V* ~没空间啦，我能不往板边走线吗！
宝藏文，高速先生所有原创技术文章，戳戳戳！
5 ?) o2 B2 K4 ^- K2 |+ b* p

4 S+ z& [* @$ n& t/ h2 Q回复数字获取往期文章。（向上滑阅览）
# H" u) \6 }# E( S: m
$ t( {9 w, ^* g8 @" ?回复36→高速串行之S参数系列
  u- O# @+ v0 I" h* c6 l+ t回复35→高速串行之编码系列
回复34→高速串行之S参数-连接器系列
回复33→高速串行简史系列
2 y& S  {& u: ]- Q7 Z回复32→电源系列（下）
回复31→电源系列（上）
回复30→DDR系列（下）
回复29→DDR系列（上）
回复28→层叠系列（下）
回复27→层叠系列（上）
回复26→拓扑和端接系列（下）
, e7 X5 h* v9 e: U% i9 M回复25→拓扑和端接系列（上）
回复24→反射详解系列文章
回复23→阻抗系列（下）
- {# V2 L( t: D5 m* u回复22→阻抗系列（中）
回复21→阻抗系列（上）
7 k4 B+ b/ @# @4 o回复20→绕线与时序
% K  T2 m! Y) y( m9 _回复19→SERDES与CDR系列
- |$ q) F) \  s6 L$ _* ~4 l回复18→既等长，为何不等时系列
5 B" J# y0 `2 [9 v) m* G9 C回复17→cadence等长处理&规则设置
回复16→DDR时序学习笔记系列
回复15→串行系列
回复14→DDR信号完整性仿真介绍系列
1 \( S+ F: N; o( A4 x4 R# V回复13→PCB设计技巧分享一二
4 e/ o) I- l6 e) O9 c4 I$ j回复12→高速设计三座大山
0 H! t' i, A& @+ N4 B回复11→PCB设计十大误区-绕不完的等长系列
' x4 x: m8 @3 M5 G/ _* ]回复10→PCB设计十大误区三
回复09→DDRX系列
! b. w* R0 ~% `) }3 {+ A- ]回复08→高速串行系列
回复07→设计先生之回流设计系列
回复06→略谈Allegro Pcb Design 小技巧
! \9 O: m, e% ?5 d* z* H回复05→PCB设计十大误区一二
回复04→微带线系列
回复03→抽丝剥茧系列
回复02→串扰探秘系列
回复01→案例分享系列
) }" w* R# ]- |: q# ~. w" ^
9 E- q7 |3 d: {# b( H. `
7 Q3 W/ D  t. H/ S& f. _: v

觉得内容还不错的话，给我点个“在看”呗

9 @  l( \8 L7 m2 O