EDA365电子工程师网

标题: 请教大神们一个关于阻抗控制的问题 [打印本页]
作者: 6688hyc    时间: 2018-7-5 16:07
标题: 请教大神们一个关于阻抗控制的问题
5 j1 |; f6 b" C3 q- K+ S
各位大神：这个是TI 的AM335X 参考设计PCB上关于PCB阻抗控制的截图。这个PCB上有AM3358(CPU)+DDR3  跑到接近1G主频吧。
/ ^4 W7 y! m: K- c1 |% U1 M/ V请问：
' a0 {1 y  M1 q8 g* f0 m1.这个edge-coupled differential 是不是就指的是普通的差分对啊？edge-coupled differential字面翻译    是边缘耦合的差分
7 q4 W! e/ Q9 a- y+ }2.这里同一层的差分对特性阻抗既有90欧姆，又有100欧姆。我的理解是，PCB的层叠设计相同的情况 下，调节差分对的线宽线距，分别得到90欧姆和100欧姆的特性阻抗，3 m1 H  I5 |( i7 L4 K1 J
  是这样的吗？8 X8 r- Y  F7 {7 Z
3.线宽5.5mil 4.75mil 线距6.5mil，现在的板厂能制作到这么精确吗？我感觉不行，那这种线宽线距的设计还有什么意义呢？0 S+ t1 Z6 G/ F  {
4.表格里面，单端阻抗控制有50欧姆，差分对阻抗控制有90欧姆和100欧姆。我猜测，50欧姆大概是DDR3的单端走线阻抗控制，而100欧姆是DDR3差分对的走线阻抗控制，90欧姆估计是USB2.0的差分对阻抗控制。我的猜测正确吗?
1 O) f: B  Y' S. \. F5.上面那个表格应该是工程师在设计PCB的时候自己算出来的吧？这种复杂的估计板厂应该不给进行阻抗设计吧
; J( j/ J# Z2 H: B
& N9 v$ q% t# f) K6 `本人菜鸟一枚，感谢各位大神。9 C, R5 p7 j1 H- y
作者: chengcheng123    时间: 2018-7-5 16:17
1. 是的
" w0 \' ?  u# @1 l2.是的) l  f4 f5 _# a* |1 ~8 y" v
3. 这个线宽线距算很宽的了。通孔的板子我做过最小3mil 的) `5 b% @2 z: o/ g% c2 I4 W0 o
4.DDR USB 的阻抗具体做多少，要去看guideline，不能根据这个叠构来猜。思考的顺序反了。
, G( f! n% L5 }) T) V% `5.板厂没理由不做阻抗控制，如果工程师提供的阻抗实际达不到，他会发工程问题确认。
  ~/ A3 \# e) X/ S9 ]  a3 G
作者: djadfas    时间: 2018-7-5 16:53
本帖最后由 djadfas 于 2018-7-5 17:07 编辑 9 o5 p+ F6 Q7 t, A; d4 v

0 O0 }: D5 s! F* S- q3 [
作者: 這侽孓譙悴丶    时间: 2018-7-5 20:42
本帖最后由 這侽孓譙悴丶 于 2018-7-5 20:52 编辑
- Z: g- q. h( \2 V8 K0 ]
  e& |' ^% L9 W$ S+ Y+ m这个表格的意思是：50欧姆阻抗控制：表层（TOP和BOTTOM）5.5mil单线做50欧姆阻抗，内层（L3和L8）5mil的单线做50欧姆阻抗；. ^: ^, K- ^! a0 V, Z2 H) D

6 [) q! ?4 M8 K90欧姆阻抗控制：表层（TOP和BOTTOM）5mil线宽，5mil间距的差分走线做90欧姆阻抗；内层（L3和L8）5mil线宽，5mil间距的差分走线做90欧姆阻抗；
. h0 O+ S8 \7 l! R2 `
' R% p' d4 e0 @7 c, H6 |& j100欧姆阻抗控制：表层（TOP和BOTTOM）4.0mil线宽，6.5mil间距的差分走线做100欧姆阻抗；内层（L3和L8）4.75mil线宽，5mil间距的差分走线做100欧姆阻抗；2 m0 F/ B1 r( O  p  s  q5 N  y' F

. v1 h0 q1 a  O( o板厂都可以精确控到的，这个表格是由layout工程师提供给板厂参考的，一般是layout工程师自己算过的，但板厂那边最终会根据他们自己计算的来调整叠层以及线宽间距以达到9 v  B) K% N; u6 ^. h
4 e: J5 P) ^$ Y5 q/ W2 ]. `7 T
客户阻抗控制要求，然后返回EQ给你确认，一般自己计算过的和板厂算的不会差很多的，所以板厂那边只需要做下微调后给你确认就可以了，一般没什么大问题接受板厂的建议6 D6 m; R0 y7 N) F* M
8 _$ x! J' I) A9 u4 x2 Y
即可。
& z$ H6 ^$ Q/ o1 W
5 h  S' Q# p! d& n5 }9 H常规通孔板阻抗都差不多是这个线宽线距，既不会太大，方便设计走线，也不会太小，方便工厂加工，像HDI的阻抗线有些都调到2点几mil的，特别是手机板的；$ u6 v9 n4 F+ Q0 P9 S
; i& y) {: ~% G' R' i+ g
这种板子不算复杂，很常见，做高速板一般都会有！
; K2 t( z8 p' m/ C3 X; Y
作者: a2251247    时间: 2018-7-6 11:01
這侽孓譙悴丶 发表于 2018-7-5 20:42% s! d% D# n2 t3 l( }3 K
这个表格的意思是：50欧姆阻抗控制：表层（TOP和BOTTOM）5.5mil单线做50欧姆阻抗，内层（L3和L8）5mil的单 ...
5 q" s" T5 F2 E, i" [% [) c
回复太仔细！
5 F7 N! D; ?# W' C6 {
作者: 木子申易    时间: 2018-7-6 15:56
相邻的走线层最好错了，别重叠
作者: love476065095    时间: 2018-7-6 17:50
确实是很详细了
作者: wmz    时间: 2018-7-6 21:53
能做6层板以上的板厂大都能进行阻抗控制，很多板厂能将线宽精度控制在0.1mil以内，这样就能符合阻抗公差10%
作者: 走上不归路    时间: 2018-7-6 23:41
阻抗控制 还要结合板厚
作者: 6688hyc    时间: 2018-7-9 16:48
這侽孓譙悴丶 发表于 2018-7-5 20:428 ^; v9 |7 \( q3 j
这个表格的意思是：50欧姆阻抗控制：表层（TOP和BOTTOM）5.5mil单线做50欧姆阻抗，内层（L3和L8）5mil的单 ...

5 M0 g4 Q! l/ w3 S& `" v感谢高手解答！# y* F: T1 ^& a* Q
作者: 6688hyc    时间: 2018-7-9 16:49
wmz 发表于 2018-7-6 21:53
: U- O3 y% A& `0 w% J8 X能做6层板以上的板厂大都能进行阻抗控制，很多板厂能将线宽精度控制在0.1mil以内，这样就能符合阻抗公差10% ...

/ ~& X! o, `* O: h# G7 ~+ E精度控制在0.1mil  现在技术好先进，0.1mil大概细的肉眼都看不出来了吧？9 ^! z- `* v( [
作者: 6688hyc    时间: 2018-7-9 16:50
chengcheng123 发表于 2018-7-5 16:17
7 Y6 D% T0 K+ o$ p2 B1. 是的. P3 M2 [4 J+ A, t
2.是的; ]: s- |  Y$ k
3. 这个线宽线距算很宽的了。通孔的板子我做过最小3mil 的

/ V/ Q2 E- `0 p1 \2 D# ^( G4 o感谢解答  谢谢
作者: 2009zhaoqf    时间: 2018-7-11 17:44
okok
作者: 6688hyc    时间: 2018-7-13 11:48
走上不归路 发表于 2018-7-6 23:41# S! p$ a/ \/ a1 _1 O9 O
阻抗控制 还要结合板厚
( F: E2 C: z% R$ V( s6 g" {
对 结合板厚和层叠结构/ t5 `' l* G# o$ B8 p




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2