EDA365电子工程师网

标题: 表层高速射频走线是否一定要铺地？ [打印本页]

作者: hdjun 时间: 2018-6-27 08:35
标题: 表层高速射频走线是否一定要铺地？
如题，多层板高速射频走线是否一定要铺地？
1. 如果射频阻抗线（单端50ohm）在表层走线，是否建议铺地？即单端共面线的形式？
2. 不论是否铺地，沿线是否建议布置GND过孔？

感觉单端共面线可能会影响阻抗，而且是否一定必要呢？

作者: trocipek 时间: 2018-6-27 09:27
包地，间距控制大点，好像有个公式来算铜皮距离射频线间距的。射频走线加粗，隔层参考控制阻抗。铜皮边缘打地孔。

作者: zc333 时间: 2018-6-27 10:12
内容如楼上所述

作者: lxh19861215 时间: 2018-6-27 10:32
如楼上的楼上所述，我一般控制走线到shape的间距是12mil到15mil左右

作者: 记得梦想了吗 时间: 2018-6-29 10:22
allegro里面有个计算线与铜皮间距和阻抗关系的工具。analyze-transmission line cal-CPW把参数写进去就可以了。看看多少间距合适

作者: EDAhfq 时间: 2018-6-29 11:29
一定要包地，且打上地孔（隔离作用）。包地注意间距，射频线要与包地的铜皮或者线控共面阻抗！

作者: 木子申易 时间: 2018-7-6 17:49

EDAhfq 发表于 2018-6-29 11:29- J6 A, w# J/ s3 M. n) Z
一定要包地，且打上地孔（隔离作用）。包地注意间距，射频线要与包地的铜皮或者线控共面阻抗！

不仅仅是这样，还要相邻层射频线下面也要镂空

作者: EDAhfq 时间: 2018-7-10 16:51

木子申易发表于 2018-7-6 17:49' ~5 b' K6 ~( c) p3 s8 K+ J( z
不仅仅是这样，还要相邻层射频线下面也要镂空

这就不一定，隔成参考是要在阻抗的可控范围内！四层板你隔层参考个试试

作者: 木子申易 时间: 2018-7-11 17:24

EDAhfq 发表于 2018-7-10 16:51
! a6 X& G$ O+ M$ Y9 o这就不一定，隔成参考是要在阻抗的可控范围内！四层板你隔层参考个试试

忘记说明这个事了。层叠不多确实不用。

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)