EDA365电子工程师网

标题: Cadence Sigrity QIR2 更新 | PowerDC [打印本页]

---

作者: Cadence_CPG_Mkt    时间: 2018-6-14 23:49
标题: Cadence Sigrity QIR2 更新 | PowerDC

+ ^+ W3 j; @; q& a
) F4 G0 G: |2 o; W6 J/ X. e

PowerDC

本节介绍Cadence® Sigrity™ 2017 PowerDC™ QIR2 版本中的新增功能。

6 K2 r' p, R5 l

Allegro数据库相关更改

4 C7 |# G- J# ^

多区域层叠支持

在Stack Up 窗口，支持多区域功能。

多区域信息显示在区域管理器中。

; V% L7 f5 s- ^+ _* L/ N' `

刚柔结合设计的3D热预览改进

在仿真之前，单击工作流程窗格中的“预览热3D模型”以查看3D热模型。

$ M5 o1 L! k0 V, P3 I5 F2 h3 x

弧形走线支持

走线弧和铜皮边界弧被离散化为小段走线。

网状铜皮支持

在PowerDC中，网状铜皮被网格剖分。

1 m/ ~; h' ?% k- d+ K* R

可用性改进

多板连接器引脚电阻支持

在“设置引脚电阻”窗口中，每个引脚可以用特定的电阻来定义。

您可以保存并加载.csv格式的引脚电阻文件。

引脚电阻文件的格式如下图所示。

+ u' U7 Y* H- |$ q2 j

连接器引脚电流/电压显示

多板/封装压降分析和多板/封装电热协同仿真工作流程中添加了新的View Connector Pins Results选项。

仿真结束后，点击此按钮，查看连接器的引脚电压、压降、功耗和引脚电流。

连接器信息文件被命名为ConnectorPins_SimulationResults.xml，保存在结果文件夹中。

将多板VRM感应引脚定义为差分对

• 对于与VRM类似的模块，您现在可以将感应引脚连接到任何节点，例如差分对引脚。
  
  4 s  B- t$ U9 `  n8 n

• 对于不同区域，现在可以选择一个节点将其作为感应引脚连接到另一个区域。
  
  7 f8 o, O# o) X1 ~4 H+ _" I

3 S9 z2 [- M, Z5 L5 w

测量两点之间电压的功能

1. 要测量电压分布图中两个点之间的电压，请右键单击并从快捷菜单中选择测量压降或测量压降（参考点）。

• 对于测量压降模式，不需要指定参考点。
• 对于测量压降（参考点）模式，需要指定一个固定参考点。
  
  

2. 右键单击并选择结束测量压降以退出该命令。

: ^3 ^, ], f4 @, `' p- J

选择扫描迭代功能

1. 单击扫描管理器中的“选择扫描集”按钮。

所有迭代都列在“选择扫描集”窗口中。

2. 一些或所有的迭代进行扫描仿真。

将PowerTree拓扑添加到PDC签收报告的选项

1. PowerTree安装完成后，单击工作流程窗格中的“应用PowerTree”。PowerTree选项在“报告选项”窗口可见。

2. 选中此选项，将PowerTree拓扑添加到签收报告中。

导出调试信息的选项

增加了导出调试信息的选项，用于在无法取得项目文件情况下检查问题。

1. 设置环境变量POWERDC_DEBUG=1。

2. 在仿真结果文件夹下找到文本文件Worksapcename_PowerDC.debug。

AMM/PowerTree的相关改进

$ \& q: M' |9 I

支持热模型的AMM模型分配

在分析模型管理器(AMM) 中，您现在可以指定热模型数据。

在AMM模型分配之后，模型数据被传递给PowerDC以创建工作空间。

: ^- `* K1 A3 O

支持采用没有地网络的PowerTree

对于没有地网络的PowerTree拓扑，当您在工作流程面板中单击“应用PowerTree”时，PowerDC可以创建一个没有地网络的工程文件。

! n/ \, ^: ~2 X, D9 C$ d; k

其它改进

+ }2 Z# d1 m. J, s

PowerDC中的标记层支持

• 您现在可以根据分布图附加评论或备注。
  
  

  这些备注是layout工程师修改layout的指导原则。

• 这些备注集成到仿真结果文件(.xml)中，可在Allegro中被重用。
  
  

% t: E# M  H/ L: e. u5 t) H' \

热精度改进

当空气流量为0时，系统使用自然对流。

→选中“使用增强传热系数模型”选项来提高精度。

默认情况下，如果选中此选项，则计算传热系数的三次迭代。

9 `$ y  P5 L4 n5 g

更多TCL支持

• 加载PowerTree
  
  
  • sigrity::load powerTree {file name}
    
    
• 应用PowerTree
  
  " W- a/ T' H0 }
  • sigrity::apply powerTree -net {power netgroup,pairing p/g net}
    -net : if no netpair is specified, all power net groups will be applied.
    
    , v' \9 S, {7 _5 e6 X$ k
• 更改所有层/过孔的材料
  
  8 m" @$ U: {' R# z! R! l. }1 v. m: T9 B8 U
  • sigrity:: update layer model_name {FR4} {allDielectric layers} {!}
  • sigrity:: update layer model_name {copper} {allconductor layers} {!}
  • sigrity:: update layer dielectric_name {FR4}{all conductor layers} {!}
  • sigrity::update PadStack -all -conductivity{5.85219e+07} -MetalName {copper} {!}
    
    ' |8 B' L1 k% c- l( R2 v0 m# T

6 v6 Z/ z$ |* |: [. q" H  i" F

$ j) G" w% H: O  C9 s6 A% x& [

欢迎您的评论！

您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。
, u# W' L, R6 I3 z' G6 g; H

---

作者: zuowei8    时间: 2018-6-18 18:50
好好学习，天天向上~~~

---

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)

Powered by Discuz! X3.2