EDA365电子工程师网

标题: 如何控制差分对等长？ [打印本页]

---

作者: 攻城拔寨    时间: 2018-6-4 17:55
标题: 如何控制差分对等长？
Dear all
0 x$ R2 a6 [9 l7 C5 Q      请问一下差分对等长控制是在static phase中设置还是设置一个match gruop?或者说两者设置有何区别？静态相位误差和动态相位误差是个什么鬼？谢谢啦
0 K3 _9 {" p/ l$ q9 j6 v0 c

---

作者: 這侽孓譙悴丶    时间: 2018-6-5 00:56
可以在CM里面设置对内等长误差，也可以在PCB上给差分对添加Diffp_Phase_Tol属性设置其对内等长误差！
& U6 y$ f! x3 y: A5 W
- z1 ^  o+ q: |1 i$ `) t; z( C4 h, }
- ^0 s+ G: {. S6 k& j+ v: l' K9 |

---

作者: 攻城拔寨    时间: 2018-6-5 08:47

這侽孓譙悴丶 发表于 2018-6-5 00:56
/ _) A, j6 H" ?9 J; ^2 {可以在CM里面设置对内等长误差，也可以在PCB上给差分对添加Diffp_Phase_Tol属性设置其对内等长误差！

& O7 I. B2 X: y3 J1 m/ A# _$ n5 V非常感谢你，从你的回答中可得到：只需要在静态相位误差这一栏设置，而不需要单独建个Match Gruop来控制等长。能再解释一下静态相位和动态相位吗？
% Q1 i$ e) w7 o/ d2 H

---

作者: faeng    时间: 2018-6-5 10:09
建议楼主买本书看一下，里面解释都很详细

---

作者: djadfas    时间: 2018-6-5 10:24
详细见我以前回答 两者区别

---

作者: Doubles    时间: 2018-6-5 11:07
这个是差分对内等长和组内等长的差别，Static phase是约束差分对内两根线间的等长，MG是对一组线等长进行约束。

---

作者: 利涉大川    时间: 2018-6-5 11:11

這侽孓譙悴丶 发表于 2018-6-5 00:56
3 M( f+ _3 N: J/ Z可以在CM里面设置对内等长误差，也可以在PCB上给差分对添加Diffp_Phase_Tol属性设置其对内等长误差！

- V. E+ p& y. _! K  P4 N% Y/ s这位大神每次都是第一个回答问题的，而且还很专业，佩服。

---

作者: l348413352    时间: 2018-6-5 14:47
差分对内P、N两根线的等长
' b* i6 j4 Q( L1 M5 s6 G7 u8 W& [
一组差分对的等长

. m9 P3 I: \# b; ^& S6 ^% a6 @0 |

---

作者: 哈士奇的主人    时间: 2018-6-5 15:40
zhuany专业

---

作者: woshii菜鸟    时间: 2018-6-5 17:49
瞅瞅看看

---

作者: 攻城拔寨    时间: 2018-6-6 10:01

faeng 发表于 2018-6-5 10:09
建议楼主买本书看一下，里面解释都很详细

6 s. I4 O$ h" A* W; `; _7 a" P& `你的建议感觉不错，你看过书了，你解释看看，什么是静态相位，什么是动态相位？
9 \6 O+ o" O2 e2 H4 l7 _8 @

---

作者: 星雨叶    时间: 2018-6-6 15:40

攻城拔寨 发表于 2018-6-5 08:47
$ v+ N  l8 R/ S6 d# E非常感谢你，从你的回答中可得到：只需要在静态相位误差这一栏设置，而不需要单独建个Match Gruop来控制 ...

) i) o) _" h/ _: }静态指得是总长度等长就可以，动态指的是每隔一段距离判断一次等长。

---

作者: 攻城拔寨    时间: 2018-6-9 09:33

星雨叶 发表于 2018-6-6 15:40
静态指得是总长度等长就可以，动态指的是每隔一段距离判断一次等长。

7 q" w8 h% v+ K# C2 I; F非常感谢帮忙解答，受教了
1 U: K4 F: I# p! ?& a

---

作者: Jesse_eda    时间: 2018-6-30 08:43
谢谢分享

---

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)

Powered by Discuz! X3.2