EDA365电子工程师网

标题: ALLEGRO层问题 [打印本页]
作者: wgy596    时间: 2009-2-4 18:18
标题: ALLEGRO层问题
我们平时画板子的时候需要打开哪些层?
2 ~9 X: }: u) a- wASSEMBLY_TOP和SILK_TOP,哪个在做板子的时候不能压着管脚 / |$ Q  W  b* p! u7 x+ f0 G5 N! [" [/ T
我们出板子的时候哪个是要出的
作者: 袁荣盛    时间: 2009-2-4 20:15
根据个人习惯各不一样/ q% g$ R! Z5 j8 G
画板子时基本要打开PIN  VIA  ETCH等等, J6 i0 ~. t3 l. E: q; D; t4 N
silkscreen_Top层不能压到PIN   
- {, y+ N/ a" Y' e出板子时哪些需要出请到论坛搜搜出Gerber时的层设置（偷懒了呵呵）
作者: wgy596    时间: 2009-2-4 21:53
谢谢楼上哈,出Gerber时我感觉有些人没有出silk_TOP这层啊,如果是用ASSEMBLY_TOP的话又都被芯片盖住了.
作者: wgy596    时间: 2009-2-4 21:53
那么这样出的gerber是不是不行啊
作者: 袁荣盛    时间: 2009-2-4 22:16
其实完全时看你封装是怎么做的
  {5 g; F' q5 X/ Q2 b: V0 A比如你把丝印做在了Assembly_Top层你出gerber时也将错就错用Assembly_Top了，当然这是不可取的; s% l) A  g! W
重要的不是你需要出那些层，而是你需要哪些信息，这些信息又在哪些层上！！！# y. {9 b+ }4 T  I3 ^% V
如果封装层设计都正确的话，出Silkscreen_Top子层（Board Geometry层、Package Geometry层、Ref Dev层）就OK了



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2