EDA365电子工程师网

标题: cadence AD与其他仿真软件的标准过程 [打印本页]
作者: miaomiao83    时间: 2018-4-18 10:49
标题: cadence AD与其他仿真软件的标准过程
用了CADENCE和Altium Designer布线很长一段时间了， 但是在拥有了SIwave， hyperlinx，speed2000还有Sigrity SI, PI等软件的帮助之后，感到有必要进行标准化的工作流程。+ g* z. T, a. D3 X" `% Q) U

( H1 ^. p1 z' t- s3 v这是因为你辛辛苦苦布好线的板子，经过SIWave等软件扫描以后，会出现一大堆问题，反复的改，反复的扫描，这样迭代下去，感觉走了很多的弯路，没啥大意思。
1 D5 H. j# k* P7 b/ N
7 ?" a2 Q5 z* a7 o1 E借此宝地，问一下坛子里的有经验的大神们，把上述软件都安装好了,在原理图画好以后，怎样的流程才能使工作量最小？
" w7 n- V1 i9 a3 H3 ~. s1 n6 R+ b' T( r- L' h
特别是信号完整性和电源完整性布线打孔的时候，我们能否通过仿真软件计算以后，按照计算的线宽，阻抗，经过计算的过孔的大小，并且经过成功的模拟以后的数据来布线，" ^; Z  m0 X8 A/ p0 Y8 Y
% y. b3 F& O& j1 T* i0 I
这样可以避免盲目性，从容的做到知行合一，在布线。 特别是针对设计阶段的计算仿真，真的很有必要，没有数据的布线几乎就是瞎忙，后期的改动会非常的大。, _9 E0 r" A1 q
7 O+ K# Y4 t2 }/ n! B: T& M
先谢谢各位，光临本帖。
0 V; h: i+ p' d! A4 [0 K$ m
作者: superlish    时间: 2018-4-18 15:04
楼主想法很好，不过感觉想多了      （有点过设计的感觉）
/ u( w% D& E+ K1 f" l. ]) ]7 ^- b
就说一点，不是所有设计都需要经过仿真这一步的，现在很多设计一般按经验来做都是足够了的。
" d) _( c$ \' Z2 n反复的修改？是否是自身不足引起的？什么都靠软件有时候也是不靠谱的  / O6 c3 U6 z9 r0 V; Y" R
（软件也是要人来设置的）
作者: miaomiao83    时间: 2018-4-19 15:24
superlish 发表于 2018-4-18 15:04
) l+ A. A8 L5 `' w楼主想法很好，不过感觉想多了      （有点过设计的感觉）* i7 p$ Y8 q+ w) A" A

, l, |. n( P& q& E/ ?* s$ W就说一点，不是所有设计都需要经过仿真这 ...

/ c- O; A. {9 ~; `0 t! G9 R你的经验应该都是低速的项目，根本用不到这些东西。你就是板子的空间太大了，感觉不到这个东西的重要性，当PCB板面积非常有限，元器件密度非常高的时候， 这些工序就( P+ I( Q/ m9 P) T- J
非常的重要了， 所以你说的经验还是很片面。
9 W7 k* e, ~1 F3 P# H+ Q  b
  T& e. R* {2 d" D; }  A& n9 P  {9 [
作者: superlish    时间: 2018-4-20 11:24
不知道你跑多高的？？现在10G的都随便拉线了。! A9 I2 Z" J. t4 q* z6 m

2 d6 F5 Q% ~4 a! g$ L3 |& h' g“我们能否通过仿真软件计算以后，按照计算的线宽，阻抗，经过计算的过孔的大小，并且经过成功的模拟以后的数据来布线”
2 _- c. c2 a2 I
! R/ m5 q! ?* k7 q& T: t仿真需要模型，你没有PCB，自己去建个和你说的面积有限的空间，你弄这个都够呛，还有，等你弄完后，你能保证和设计相符？即使你贴过去，你所说的有限空间可够？？
6 ~) N5 i. F  i% K) s) V
( Z0 ?1 p4 J6 b/ n5 u仿真优化估计会按好的去做，但是实际不一定就做的出来呢？总有个取舍的，例如差分换层打孔，想的打2个是好的，而有时候你能打下一个孔都是很困难的了。! M% G/ P  v, z1 p* F3 Y

1 M6 D: w& p6 M5 p2 |$ j2 v如果想的那么简单，软件估计早就弄出来可以了
作者: superlish    时间: 2018-4-20 11:44
楼主是不是什么都自己弄呢？
* m% w+ ]; [/ e很奇怪的是，“仿真软件计算线宽线距阬” ？这个在布线前不是就要考虑的吗？如果想走粗线，可以让工艺算粗点，但是也要考虑布线空间，例如BGA内走差分，走不了粗的也的结合实际来做，能留多少空间布线，这个在布线前就能算出来的，告诉工艺就行，没必要一个个去仿着玩
+ E6 k$ F0 A4 a0 d9 c9 w! L. l2 |& G' k6 ^' M& i6 l
现在有前仿的，但是还需要后仿真去验证，如果不满足的还得改。3 a5 T! }. }0 A8 y2 f

5 j  s  \' s1 o. H对于电源完整性设计打孔，一般电源都要求裕量设计，多打孔。仿出来的刚刚好就OK？ 2 g, a4 P) ?, @
作者: superlish    时间: 2018-4-20 11:59
所谓现在大部分经验并不是我的，很多什么规范啊往上很多的，并不是楼主理解的那么片面。
" s5 c! H6 y% G5 o+ E' J最主要的一点，所有这一切，必须满足工艺，能生产出来。: O. Q! g! T! O" q; Z( y* o
假如如果仿真算9mil的孔好，是否也要打9mil的孔？小孔表现好的话，不满足孔径比怎么办？) [; `8 \2 T3 E: s/ g" o  w
而这些在设计前就要考虑，不是等仿真后才去修改的。5 q# n+ M6 P  X2 u# S

' }; b& U" K( @不满足工艺要求的设计的，无论做的多么好，才是真的瞎忙。
作者: miaomiao83    时间: 2018-4-22 09:04
你看你就是做低电压的，估计10到30A的告诉版你没怎么做过，尤其是电磁配合完美的



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2