EDA365电子工程师网

标题: ESD测试时的下拉问题 [打印本页]
作者: 故城往事    时间: 2018-4-9 13:51
标题: ESD测试时的下拉问题
在进行ESD测试时，USB接口ID pin在每枪都会被下拉到地，之前推测可能与TVS管相关，但是去掉TVS管仍然存在这个问题，下拉到地的原因是什么？（其实测试的时候如果ESD设备和示波器共地的话，也可以看到这个下拉）
& r7 F/ B. e. v' g  w6 \6 s5 Y7 [8 p
6 Q  Y7 v, T9 a3 `+ C" X
作者: dqwuf2008    时间: 2018-4-9 14:12
贴个原理图上来看看吧
作者: car13    时间: 2018-4-9 14:19
ID PIN般都是有个上拉电阻增强上拉能功能吧？
作者: 故城往事    时间: 2018-4-9 14:42
car13 发表于 2018-4-9 14:19
1 N+ v5 k  M- _. {ID PIN般都是有个上拉电阻增强上拉能功能吧？

7 [  p7 W% l( {& n3 M; G# F主要想了解下下拉的原因是什么？
  X/ Z8 H+ G- \) B3 J6 R! {/ f. k% N% _2 z' L$ K1 R( s, y9 H2 B
作者: 故城往事    时间: 2018-4-9 14:43
dqwuf2008 发表于 2018-4-9 14:121 {8 t" q+ L+ g% ]
贴个原理图上来看看吧
) M, e1 C9 J2 m; Z. w1 p
原理图应该是BB端USB接口直通，没有其余电路，
4 s5 [$ l2 P: |' _5 g
作者: 1293105499    时间: 2018-4-10 10:10
还真不知道
作者: 1293105499    时间: 2018-4-10 10:10
还真不知奥1 [9 B  q. C: d! ?) \3 {
作者: czxjuren    时间: 2018-4-10 11:52
esd 测试的时，静电枪电荷到达USB的接口ID pin后会通过GND形成回路，所以会下拉到地
作者: zltwin    时间: 2018-4-10 13:24
学习下
作者: car13    时间: 2018-4-10 14:53
应该没理由，就以一个普通IO口接个10K上拉电阻来说都没理由能用静电打下来，除非电路设计不合理
作者: xiaowenwu1989    时间: 2018-4-19 14:38
路过
作者: 故城往事    时间: 2018-4-19 16:02
目前已经确认是静电打入时造成芯片的干扰问题



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2