EDA365电子工程师网

标题: Cadence Sigrity QIR2 更新 | Common Features [打印本页]
作者: Cadence_CPG_Mkt    时间: 2018-4-9 10:03
标题: Cadence Sigrity QIR2 更新 | Common Features
本帖最后由 Cadence_CPG_Mkt 于 2018-4-9 10:10 编辑
5 V0 t. n4 p9 v2 b3 I! x
% _# s0 D: m  m" V▍本文描述了Cadence Sigrity™产品QIR2 的新增功能。! S2 l8 I8 R" q2 R  [( L

% Q, ~/ l5 a. j) G% ^
  U* _/ L; U5 |1 o
Common Features
本节介绍QIR 2中多个Cadence Sigrity™ 2017工具共同的新增功能。

5 }$ i  T$ {8 ^( [
分析模型管理器
$ `6 G4 z5 C" S) c; l
AMM中列可见性的设置
Options对话框中提供了新的设置，使您可以隐藏选定的列。蓝色表示的单元格不能被隐藏。
% C' K1 p6 u3 s

) h4 }; v0 n, |4 [8 l" t2 |9 j8 \
新的Tcl命令
" _9 r, _9 ~: E$ F# }6 e5 s# K% z
添加了用于搜索、删除库、查询和模型分配的新Tcl命令。

0 V" a/ @( _8 O4 I1 l) z: o
转换器增强
本节介绍如下转换器增强功能。

, D( P& A8 p: E9 H( R$ S
通用材料文件
Sigrity 2017QIR 2和Allegro 17.2 QIR 5版本现在完全支持新的基于XML的material.cmx文件格式。为设计定义和分析，使用通用文件可保持更高的一致性，并确保更新的材料属性应用于整个组织架构中。
对传统文件格式的支持仍然可用。然而，如果Allegro数据库以新格式保存，则Sigrity应用程序将支持在打开Allegro数据库时找到材料定义。
material.cmx文件可以在Sigrity安装目录中找到
(<install_dir>\share\library\material).
+ E  B( J* c& X% }  f- A
新支持的格式
Zuken CR8000 (*.sdf, *.stf) 和IPC2581 (*.xml) 文件格式现在可以在Sigrity应用程序中转换和打开。

0 m* N, n9 N. ]0 ]
PowerTree
PowerTree在该版本中进行了以下更新。  C* k+ g6 T! p7 |, C' h, Y$ O$ ^

) f% A8 M+ a7 P7 T( t8 O
基于工作流程的PowerTree增强功能
从这个版本开始，开发了一个新的工作流程，提取和分析，用户可以更方便地使用PowerTree。AC和DC模式均可支持。
9 |9 N& m' u* S+ }6 D/ H

7 T) {5 ]3 h5 m& E' r; D* \
# ~! h$ v* _4 S) }
从Sigrity工具生成PowerTree
PowerTree现在支持直接解析spd设计，基于SPD数据，获取连接的拓扑。此功能已集成到PowerDC和OptimizePI中。工作流程中已新增步骤Extract PowerTree In Design来实现此功能。7 z( O% t1 i9 ~/ a9 m1 R4 v& _
注意：只可从SPD中提取元器件的连接关系，所有属性需要在PowerTree中手动添加

" U! F( Y6 x% B' [支持器件级别连通器件和VRM/Sink属性
4 Z% s4 M3 a3 Y9 d* b8 |8 e7 ?# {
在该版本中，可以使用元器件和VRM / Sink属性在器件级别设置模型。

3 m4 ^9 i3 E7 Q* I5 Z. Y

8 k- i3 @9 e/ m/ ?. C  b
有相同模型的不同器件可能有：+ ^( f2 R/ y4 L7 G: W
1 }6 Z# c, f0 D* K
PowerTree的导入/导出设置和选项7 _# x' Y/ {5 v
该版本中，PowerTree中新增了以下新选项：
- D. O4 M0 A9 Q) z

" |3 g% g9 O- W1 y& e
在PowerTree中运行预布局AC仿真
在该版本中，您可以直接在PowerTree中运行AC仿真。$ c/ r7 D4 w. Q8 g" ~6 [( N
, q! a6 o% ]; f; q: N

0 F% c1 w2 j) Y/ B; X0 f
6 ?' P& s( ]. ?, c3 h3 P
注意：运行仿真需要OptimizePI的license。
2 t9 L) }) d/ P- f$ J
PowerTree / DEHDL交叉检测支持
从这个版本开始，在PowerTree中选择一个实例会自动高亮并放大显示DEHDL中相应的实例。这个功能在DEHDL中也是一样的。
, R; E3 U0 I# S

6 `, ~$ ?, K& B' J: }5 L) l0 e, b! \1 j2 R& h5 G2 ?& y, }
PowerTree的TCL支持& Z" _( q: C$ q& r! o8 ~& x+ n4 Y
在这个版本中，PowerTree实现了一些新的TCL命令，这些命令有助于自动化以及与其它工具的集成。有关TCL命令的更多信息，请参阅“TCL脚本参考”。& g/ w) I- r  m7 X, l; M
3 a# g0 k  R: F, O
生成HTML报告
! _. V: |" C; |3 z
从这个版本开始，仿真之后可以在PowerTree中生成DC和AC的HTML报告。
1 @7 F! u3 F( M9 J' ]' K0 O  V

( c, y2 Z" d0 g0 w: W5 l' S: B
3 _6 O3 G3 A! A2 N+ e; a# q9 W. n. C$ C1 B8 t/ E2 P
, L8 M) N' S8 {, k0 N2 y0 A+ {
其它的可用性改进6 y% R  d2 ?2 C2 y, @* n
在该版本中，在PowerTree中添加了以下与可用性有关的改进功能：
* s+ x/ }! G7 H9 E; J$ D# b& w

4 R3 p- B, z% G
& X! J  n! X, I# |/ X
( L% _- }/ G/ D, k

6 ?8 f; I/ B' W; ^6 e
* p; J: T8 H2 h2 V3 C

% h/ p7 I8 H1 N3 z* w9 s) w! [# o8 Y5 f3 ~6 }% r6 v* K
走线检查改进
ERC - Trace Impedance/Coupling/Reference Check workflow可用于SPEED2000™,PowerSI, Allegro Sigrity™ SI, OrCAD Sigrity ERC。
本节介绍以下走线检查改进功能。
* \4 p8 r" [9 y6 m% D' n
Trace Scaling 支持
Set up ERC Sim Options窗口中添加了Trace Scaling按钮。+ U, d5 z# [8 y- q$ H
: ?9 O' K# g' [- R' \/ R5 g4 [# \
对于trace scaling文件的格式，在“导入文件”窗口的Notes部分单击相应的超链接。信息会显示在Trace Scaling Format窗口中。
  G6 ?/ H& @+ C0 W) [8 p+ Y
* P1 {5 {2 o- ?7 ^5 V) z9 ~
随着走线宽度的变化，layout中会显示阻抗变化。
0 {% q/ Y' G) q7 v: x
基于网络的XTalk
现在可以通过在SRC SI Metrics Check中直接调用Level-2仿真来计算和报告基于网络的串扰。
$ ~8 N5 O) V+ b6 W6 G2 J% Z

0 ]; b. X* {# u) ^
& K3 M0 s. b/ ^* w; J/ S
7 p; Q, C/ N, p( `
% O1 u/ U$ D! U- `; j
欢迎您的评论！
您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。
9 O  _  {0 _& B- O# I( S$ U
- S" v+ Z5 |  ]# j
作者: jack185185    时间: 2018-5-29 14:54
好好学习，天天向上!



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2